【技术实现步骤摘要】
这里讨论的实施例的一方面涉及信息处理系统。
技术介绍
DRAM(动态随机存取存储器)是易失性存储器,并具有在存储器单元的电容器中 存储信息的结构。因此,在将数据写入单元之后经过一段时间,电荷将泄露,并且信息将丢 失。因此,在固定时间内刷新在其中写入的数据。 例如,对于512Mbit的DDR SDRAM保证的数据保留时间通常是64ms,并且为了保持 数据,需要在64ms内对于32768个行(ROW)执行刷新操作。 此外,半导体器件(例如DRAM)具有有限的用以承载电流的寿命,并且它们的功能 性特征在电流承载时间增加时降级。最后,半导体器件将变得不能够满足保证的标准值,并 达到它们寿命的结束。 与DRAM的降级相关的特征之一是数据保留时间。在DRAM开始承载电流之后,对于 它们的数据保留时间的保证标准值,DRAM具有足够的余量;然而,随着电流承载时间增加, 余量将变小,并且当DRAM的数据保留时间变得小于保证标准值时,DRAM达到它们寿命的结 束。 与本专利技术相关的现有技术包括在如下专利文档中公开的技术。因此,日本专利特 开No. 06-333387公开这样一种技 ...
【技术保护点】
一种信息处理系统,包括:动态随机存取存储器;与所述动态存取存储器协作用于信息处理的处理器;以及含有寿命评估设备的嵌入式诊断模块;所述寿命评估设备包括:定时器,用于测量在将数据输入到存储器设备之后的经过时间;读取控制器,用于当所述经过时间达到预定时间时从所述存储器设备读取数据;以及评估器,用于基于由所述读取控制器读取的数据中错误的存在与否和所述经过时间来评估所述存储器设备的寿命。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:春日和则,目崎义宪,
申请(专利权)人:富士通株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。