热载流子劣化估计方法技术

本发明专利技术提供一种切合其实际工作地估计由热载流子的影响造成的ＬＳＩ的可靠性劣化的热载流子劣化估计方法。在延迟计算步骤中，根据电路信息和延迟库计算作为对象的ＬＳＩ的各单元的延迟、输入波形斜率、及输出负载电容。在延迟劣化库生成步聚中，根据由热载流子的影响造成的单元的延迟变化的处迟劣化参数及延迟库并利用各单元的估计工作次数、输入波形斜率及输出负载电容，生成延迟参数的延迟劣化库。上述步骤反复进行规定反复次数。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及定时验证用单元电平设计的LSI的技术，特别是涉及估计由热载流子的影响造成的可靠性的劣化、计算劣化后的延迟的方法。在LSI的设计·制造中，由于半导体工艺技术的进步，做到了采用称为超亚微米粒子的小于0.5μm的设计法则进行的元件的微细化。近来来，开发出了可将整个系统载于一个芯片上的高集成化的LSI芯片，开始了称为“硅上系统”时代。另一方面，元件的微细化在LSI工作的可靠性方面存在问题，由于最小加工尺寸为亚微米数量级，所以在设计LSI芯片时，还必须考虑半导体的物理现象。由热载流子效应引起的可靠性的劣化是其中最大的问题之一。以下，简单地说明热载流子劣化问题。MOSFET的沟道中的电场E可简单地用下式表示，E＝Vds/Leff式中，Vds是漏源间电压，Leff是实际沟道长度。实际上沟道中的电场E集中在漏极附近的空穴层区，所以其最大值比用上式求得的值还高。由于MOSFET的微细化而使实际沟道长度Leff变小时，由上式可知，如果漏源间电压Vds与实际沟道长度Leff成比例地也变小，则电场E不增大。可是实际上不会满足这样的条件，沟道电场E与微细化的进展一起增大。元件被微细化时，如果电源电压不变，则沟道长度和热电子的临界场强的积接近晶体管的工作电压。因此，电子获得了足够的能量，往往越过边界能垒而进入栅氧化膜中。进入的电子被捕获并积累，不久便引起阈值电压Vth的上升。由于晶体管的电流与(Vgs-Vth)2成正比(Vgs是栅·源间电压)，所以由于阈值电压Vth的上升，致使相互电导及电流的驱动能力劣化。由这样的热电子引起的阈值电压Vth的劣化伴随时间的推移而发生。即，晶体管工作的累计时间越长，劣化得越厉害，致使工作速度迟钝。为了延缓劣化，降低沟道中的电场E，降低电源电压即可，但由于微细化，实际沟道长度Leff变小，所以即使降低电源电压，沟道电场E是否会下降还不能一概而论。另外，如果使流过晶体管的电流量下降，虽然能延缓劣化，但在这种情况下晶体管的驱动能力也下降，这就不好了(参照“VLSI系统设计-电路和安装基础”(丸善株式会社出版)Addison-wesleyPublishing Company，Inc.“Circuits，Interconnections，and Packagingfor VLSI”)。以往，这样的由热载流子效应引起的可靠性的劣化的估计是用晶体管的电平进行的。例如，有将热载流子劣化模型加到电路模拟程序中，判断晶体管劣化的方法(参照特开平1-94484号公报)，或求出劣化率公式中的指数的应力依赖性，模拟在AC应力下的热载流子劣化的方法(参照特开平7-99302号公报)等。以往，为了保证LSI相对于时间变化的可靠性，根据用单个晶体管进行的热载流子劣化的估计结果，进行了定时验证。这时，为了确实保证LSI的可靠性，通常作为晶体管的工作次数，估计了预定的最大次数。可是，如上所述，实际上可靠性劣化的程度随着晶体管的总计工作时间的不同而异，另外，不能认为构成LSI的晶体管全部工作相同的时间。即现有的方法容易超过可靠性的保证。另外，可以说由于设定最坏的状态来保证可靠性，所以在全部设定了微细化尺寸及电源电压的情况下，结果多半是需要降低流过晶体管的电流量。为了实现电流量的下降，多半要加厚栅氧化膜，降低晶体管的驱动能力，可是在这种情况下，由于LSI的工作速度变慢，其结果，不可能制作高速的LSI芯片。因此，要求有一种切合其实际工作地估计LSI的热载流子劣化的方法。鉴于上述问题，本专利技术提供一种切合其实际工作地估计由热载流子的影响造成的LSI的可靠性劣化的。为了解决上述课题，本专利技术的第一方面所提供的方法为定时验证用单元电平设计的LSI时，作为估计由热载流子的影响造成的LSI的可靠性劣化的，包括以下步骤根据包含有关作为对象的LSI的各单元的特性信息、单元及单元之间布线的连接信息、以及单元之间布线的电阻值及电容值等的特性信息的电路信息、以及存储了计算单元的延迟用的延迟参数的延迟库，对上述LSI各单元计算延迟、输入端的信号波形斜率、及连接输出端的负载电容的延迟计算步骤；根据由伴随单元工作次数的延迟参数的变化表示由热载流子的影响造成的单元的延迟变化的延迟劣化参数、及上述延迟库，并利用上述LSI工作了上述规定期间后的各单元的估计工作次数、以及在上述延迟计算步骤中计算的各单元的输入波形斜率及输出负载电容，求出上述LSI工作了上述规定期间后的各单元的延迟参数，生成存储了该延迟参数的延迟劣化库的延迟劣化库生成步骤，反复进行规定次数的上述延迟计算步骤及延迟劣化库生成步骤，在反复进行的第二次以后，利用在前一次进行的延迟劣化库生成步骤中生成的延迟劣化库代替延迟库，进行上述延迟计算步骤及延迟劣化库生成步骤，根据在最后进行的延迟计算步骤中计算的各单元的延迟，估计上述LSI的由热载流子的影响造成的可靠性的劣化。按照本专利技术的第一方面，在延迟计算步骤中，对作为对象的LSI的各单元，根据存储了电路信息和延迟参数的延迟库，计算延迟、输入波形斜率及输出负载电容。另外，在延迟劣化库生成步骤中，根据由伴随单元工作次数的延迟参数的变化表示由热载流子的影响造成的单元的延迟变化的延迟劣化参数、及上述延迟库，并利用上述LSI在工作了上述规定期间后的各单元的估计工作次数、以及在上述延迟计算步骤中计算的各单元的输入波形斜率及输出负载电容，生成存储了LSI工作了上述规定期间后的各单元的延迟参数的延迟劣化库。然后，反复进行规定次数的上述延迟计算步骤及延迟劣化库生成步骤，而且在反复进行的第二次以后，利用在前一次进行的延迟劣化库生成步骤中生成的延迟劣化库代替延迟库，所以在最后进行的延迟计算步骤中计算的各单元的延迟，成为上述LSI在相当于与上述规定期间和反复次数之积相当的期间工作后的延迟。因此能估计切合作为对象的LSI的实际工作的热载流子劣化。而且，在本专利技术的第二方面中，上述第一方面的中的延迟计算步骤包括下述步骤根据上述电路信息及延迟库，对各单元根据该单元的驱动能力和该单元驱动的单元及单元之间的布线特性，生成输出端的信号波形的单元输出波形生成步骤；根据上述电路信息及在上述单元输出波形生成步骤中生成的单元的输出波形，对各单元生成输入端的波形，同时计算输入波形斜率及输出负载电容的单元输入波形生成步骤；根据在上述单元输入波形生成步骤及单元输出波形生成步骤中生成的各单元的输入波形及输出波形，计算各单元的延迟的单元延迟计算步骤；以及根据在上述单元输入波形生成步骤及单元输出波形生成步骤中生成的各单元的输入波形及输出波形，计算各单元之间布线的延迟的布线延迟计算步骤。另外，在本专利技术的第三方面中，上述第一方面的中的延迟计算步骤是假定上述LSI的输入信号在各单元传递，对各单元计算延迟、输入波形斜率及输出负载电容的步骤。而且，在本专利技术的第四方面中，上述第三方面的中的延迟计算步骤包括下述步骤根据上述电路信息及延迟库，对各单元根据该单元的驱动能力和该单元驱动的单元及单元之间的布线特性，生成输出端的信号波形的单元输出波形生成步骤；根据上述电路信息及在上述单元输出波形生成步骤中生成的单元的输出波形，对各单元生成输入端的波形，同时计算输入波形斜率及输出负载电容的单元输入波形生成步骤；根据在上述单元本文档来自技高网...

【技术保护点】
一种热载流子劣化估计方法，用于定时验证用单元电平设计的ＬＳＩ时，估计由热载流子的影响造成的ＬＳＩ的可靠性劣化，其特征在于包括以下步骤： 根据包含有关作为对象的ＬＳＩ的各单元的特性信息、单元及单元之间布线的连接信息、以及单元之间布线的电阻值及电容值等的特性信息的电路信息、以及存储了计算单元的延迟用的延迟参数的延迟库，对上述ＬＳＩ各单元计算延迟、输入端的信号波形斜率、及连接输出端的负载电容的延迟计算步骤； 根据由伴随单元工作次数的延迟参数的变化表示由热载流子的影响造成的单元的延迟变化的延迟劣化参数、及上述延迟库，并利用上述ＬＳＩ工作了上述规定期间后的各单元的估计工作次数、以及在上述延迟计算步骤中计算的各单元的输入波形斜率及输出负载电容，求出上述ＬＳＩ工作了上述规定期间后的各单元的延迟参数，生成存储了该延迟参数的延迟劣化库的延迟劣化库生成步骤； 反复进行规定次数的上述延迟计算步骤及延迟劣化库生成步骤，在反复进行的第二次以后，利用在前一次进行的延迟劣化库生成步骤中生成的延迟劣化库代替延迟库，进行上述延迟计算步骤及延迟劣化库生成步骤， 根据在最后进行的延迟计算步骤中计算的各单元的延迟，估计上述ＬＳＩ的由热载流子的影响造成的可靠性的劣化。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：岩西信房，川上善之，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]