存储器专用控制器件和方法技术

在具有一个ＣＰＵ－１访问一共用存储器和第一存储器两者的存储器专用控制器件，在一访问允许标志的ＯＦＦ状态，ＣＰＵ－１被禁止访问共用存储器（１０５），而当访问允许标志ＯＮ由ＴＣＳ１１１建立时，访问允许单元（１０３）的逻辑门打开允许ＣＰＵ－１访问共用存储器（１０５）。因此，这种存储器专用控制能够实现传送一个期望要执行的程序到第一存储器的地址空间，允许省略掉第三存储器。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及到数据处理系统中使用的存储器控制器件，尤其是涉及到数据多处理器系统中为加载初始化程序等的。在常规的数据处理系统中，对于用在如数据记录/复制系统和数据记录媒介中，在数据记录/复制器中有许多各种各样的记录媒体媒体，例如，一种密压盘(CD)、小磁盘(MD)、数字视盘(DVD)、PD、MO等等。在操作驱动盘的过程中，例如当一种光盘在记录和复制操作中使其旋转时，现已经存在许多种控制系统，例如，盘驱动设备中用于伺服控制主轴电机的主轴电机伺服控制系统，用于当使用光盘时获得聚焦和跟踪状态的聚焦/跟踪伺服控制系统，以及纠错和数据压缩控制系统等等。为了适应这些不同的控制系统，一种存储器专用控制器件为加载初始化程序而用在数据多处理器系统中。下面将介绍一种用在多处理器类型的数据处理系统中作为初始化程序加载器件的常规控制器件。图8显示的是一种常规的在数据记录/复件系统中作为多处理器系统的初始化程序加载器件的存储器专用控制器件的结构，在这里数据处理系统包括一个用于解调的数据处理、纠错等控制的第一处理器815，用于聚焦/跟踪和盘转动伺服控制的第二处理器816以及还包括一个通过数据总线内部连接的共用存储器器件805。第一处理器815包括一个第一微处理器801(以后称作“CPU-1”)、一个第一RMA存储器器件802、一个类型不同于第一存储器的第三ROM存储器器件803、一个总线控制单元804、接口807及直接存储器存取(DMA)910，在这儿CPU-1可以访问共用存储器器件805和等一存储器器件802。CPU-1还可以访问具有一个预先加载的特殊程序的第三存储器器件803。该DMA910与一主计算机内连接。第二处理器816包括一个第二微处理器806(以后称作“CPU-2”)和一个第二ROM存储器器件808，在这儿CPU-2能够访问共用存储器器件805和第二存储器器件808。CPU-2连接到由一个伺服微型计算机构成可兼容各种盘或类似媒体的媒体检测部件817，以致使CPU-2检测加载到媒体检测部分817上的盘等记录媒体的类型。在第一处理器815中提供的总控制单元804用一种在共用存储器805和CPU-1之间与共用存储器805和CPU-2之间的时分方法控制总线数据传输。在第一处理器815中提供的接口807交互控制CPU-1和CPU-2的存取操作。在第二处理器816中提供的第二存储器808包括一个第一程序传输处理单元809(以后称作“1St PTC”)、一个传输完成设置单元811(以后称作“TCS”)、一个第二程序传输处理单元812(以后称作“2nd PTC”)、和一个处理程序存储部分814(以后称为“PPS”)。1st PTC809将第二存储器808中的程序传送到共用存储器805而存储第一传输程序。当第一传输程序被执行并完成时，换句话讲，当将第二存储器器件808中的程序传送到共用存储器805后，TCS 811在传输完成变量810(以后称为“TCV”)上建立一个传输完成指示值。TCV810指示从第二存储器到共用存储器的数据传输是否完成。2ndPTC812为在共用存储器805与第一存储器802之间传输程序而存储器第二传输程序。PPS814为CPU-1存储处理程序P1，P2…，其中程序P1，P2...分别对应于被加载的记录媒体。类似地，共用存储器器件805还配备有2nd PTC812’、PPS814’和TCV810’，它们分别对应于在第二存储器808中的2nd PTC812、PPS814和TVC810。第三存储器803配备有一个用于监视从第二存储器到共用存储器之间的程序传输是否完成的并具有一个控制处理程序的传输完成控制处理单元813(以后称为“TCM”)，并具有如TCV810的时分方法。当传输完成指示值如“1”由TCS811建立在TCV810内时，TCM813检测到对共用存储器上的程序传输已完成。然后，第二传输程序执行启动，它已被传输到共用存储器805上的2nd PTC812’，于是共用存储器的程序就被传送到第一存储器802。因此，该作为CPU—1现存于共用存储器805的PPS814’中的处理程序被传送到第一存储器802的PPS814”而后作为CPU-1的处理程序在第一存储器802中开始执行。图9显示在常规结构中总线控制单元804和CPU-1、CPU-2以及各存储器之间的详细内部连接。在这个图9所示的结构中，当CPU-1 801访问DRAM共用存储器805时，CPU-1通过信号线BR1发送一个总线请求信号到控制单元900。响应该请求信号，控制单元900通过信号线BG1发送总线释放信号到CPU-1。依据总线释放信号的传送，地址总线901，905和数据总线902，906都开放允许CPU-1传送数据到DRAM805，即允许数据的读/写。因此，CPU-1通过总线控制单元804访问DRAM805用提取程序方式在DRAM805中执行程序。当CPU-2为了从第二存储器808传送处理程序而访问DRAM805时，CPU-2通过信号线BR2发送一总线请求信号到控制单元900。响应该请求信号，控制单元900通过信号线BG2发送一个总线释放信号给CPU-2。因此，CPU-2通过总线控制单元804从第二存储器908传送数据到DRAM805。类似地，DMA通过信号线BR3发送一DMA请求信号给控制单元900。响应该信号，控制单元900通过信号线BG3发送总线释放信号给DMA。因此，DMA通过总线控制单元804传送数据到DRAM05对于无论任何一种总线请求信号出现在信号线BR1、BR2和BR3上，相应的总线释放信号采用时分的方法通过切换地址和数据总线被发送到CPU-1、CPU-2或DMA中任何一个。当信号线BR1和BR2上的总线请求信号同时从CPU-1和CPU-2发送到控制单元900时，该单元900交替地切换信号线BG1和BG2的输出。因此，从CPU-1到DRAM805的访问和从CPU-2到DRAM805的数据传输用时分的方法交替地执行。我们应该注意到，这种描述是基于在数据处理系统初始状态中该常规结构具有如附图说明图11所示的分配各处理执行程序结构。更详细地，第二存储器808配备有初始状态时存储在1stPTC 809、TCS 811、2nd PTC 812、PPS814和TCV810中的程序而同时第三存储器803配备有TCM813，而第一存储器802和共用存储器805不存在在系统的初始化状态下先前存储的程序。下面将参照图10至13描述上述常规存储器专用控制器件的工作。在图10的流程图中，系统是在步骤S101复位开始启动程序，然后步骤S102和S106的处理同时并行开始。在步骤S102中，CPU-2 806访问第二存储器808以致在第二存储器808中的程序可以执行。然后，在步骤S103中，2nd PTC812和PPS814中程序的从第二存储器808传送到共用存储器805。接下来在步骤S104，判断PPS814的程序到共用存储器传输是否完成，当检测到完成时，TCS811于步骤S105在共用存储器805的TCV810’上建立一个传输完成指示值即“1”，表示从第二存储器到共用存储器的数据传输已完成。同时，在步骤S106，CPU-1 801访问第三存储本文档来自技高网...

【技术保护点】
一个用在数据处理系统中具有一组由数据总线内部连接的多个微处理器的存储器专用控制器件，其特征在于，包括： 一个用于存储要被执行的数据处理程序的基本存储器（１０２）； 一个共用存储器（１０５），它可以被所述多个微处理器共同访问，用于暂时存储要传送到所述基本存储器（１０２）的数据处理程序； 一个为了经过数据总线从共用存储器传输数据处理程序到基本存储器的并能访问共用存储器（１０５）和基本存储器（１０２）两者的基本处理器（１０１）；和 一个包含有用于允许基本微处理器（１０１）访问共用存储器（１０５）去控制总线上的数据传输的访问允许单元（１０３）的总线控制单元（１０４）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山本和司，岩村喜之，前田俊则，书上透，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]