存储器件及相关存储器件的编程方法技术

本发明专利技术为存储器件及相关存储器件的编程方法，可以使用ISPP方案对沟道堆叠的3D存储器件中的垂直NAND串进行编程，其中，在每个验证步骤之后并且在相应的验证步骤开始之前立即引入准备步骤。在准备步骤期间，累积在沟道中的电子可以被选定的位线耗尽，以增强沟道的耦合效果，从而减少编程干扰并提高编程速度。

【技术实现步骤摘要】
存储器件及相关存储器件的编程方法
概括地说，本专利技术涉及一种对存储器件及相关存储器件进行编程的方法，具体地说，本专利技术涉及一种在对存储器件及相关存储器件进行编程时减少编程干扰并提高编程速度的方法。
技术介绍
半导体存储器已经变得越来越流行用于各种电子设备中。例如，非易失性半导体存储器应用于蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其它设备中。近年来，已经提出了使用有时称为比特成本可扩展(BiCS)体系结构的三维(3D)堆叠存储结构的超高密度存储器件。例如，可以由交替的导电层和介电层的阵列形成3DNAND闪存器件。在这些层中钻一个存储孔，以同时限定多个存储层。然后通过用适当的材料填充该存储孔来形成NAND串。存储单元的控制栅极由导电层提供。单层单元(SLC)非易失性存储器可以每个存储元件只存储一个比特，而多层单元(MLC)非易失性存储器可以每个单元存储多于一个比特。例如，每个单元具有16个电压电平的NAND存储器可以称为四层单元(QLC)存储器，并且可以表示每个单元具有4比特的数据。在对3D存储器件进行编程的现有技术方法中，在从底部到顶部的方向上对存储层进行编程。沟道中累积的电子可能会阻止所选字线从预充电到适当的电平，从而导致编程干扰并降低编程速度。
技术实现思路
本专利技术提供了一种对包括多个存储单元、多条字线、多条位线、多个顶部选择栅和底部选择栅的存储器件进行编程的方法。该方法包括：在所述多个存储单元上执行第一编程步骤；在执行所述第一编程步骤之后，对所述多个存储单元执行第一验证步骤；在执行所述第一验证步骤之后，对所述多个存储单元执行准备步骤，以及在执行所述准备步骤之后，对所述多个存储单元中的未能通过所述第一验证步骤的一个或多个存储单元执行第二编程步骤。所述准备步骤包括：去激活所述底部选择栅；将所述多条位线中的选定的位线和未选定的位线拉升到预充电电压；在所述准备步骤期间的第一时间点处，去激活所述多条字线中的选定的字线和未选定的字线；以及在所述准备步骤期间的第二时间点处，去激活所述多个顶部选择栅中的选定的顶部选择栅和未选定的顶部选择栅，其中，所述第二时间点晚于所述第一时间点发生。本专利技术还提供了一种对存储器件进行编程的方法，所述存储器件包括与底部选择栅、选定的位线和第一组字线相关联的第一沟道、堆叠在所述第一沟道上并与选定的顶部选择栅、所述选定的位线和第二组字线相关联的第二沟道、以及设置在所述第一沟道和所述第二沟道之间的中间虚设层。该方法包括：在所述第一沟道和所述第二沟道上执行第一编程步骤；在执行所述第一编程步骤之后，在所述第一沟道和所述第二沟道上执行第一验证步骤；在执行所述第一验证步骤之后，在所述第一沟道和所述第二沟道上执行准备步骤；以及在执行所述准备步骤之后，对未能通过所述第一验证步骤的所述第一沟道或所述第二沟道中的一个或多个存储单元执行第二编程步骤。所述准备步骤包括：去激活所述底部选择栅；将所述多条位线中的选定的位线和未选定的位线拉升到预充电电压；在所述准备步骤期间的第一时间点处，去激活所述中间虚设层和在所述第一组字线中的未选定的字线；在所述准备步骤期间的第二时间点处，去激活所述第二组字线中的未选定的字线，其中，所述第二时间点晚于所述第一时间点发生；在所述第二时间点处，去激活在所述第一组字线或所述第二组字线中的选定的字线；以及在所述准备步骤期间的第三时间点处，去激活所述选定的顶部选择栅，其中所述第三时间点晚于所述第二时间点发生。本专利技术还提供了一种存储器件，其包括多个存储单元、多条字线、多条位线、多个顶部选择栅、底部选择栅和控制单元。所述控制单元被配置为：在所述多个存储单元上执行第一编程步骤；在执行所述第一编程步骤之后，对所述多个存储单元执行第一验证步骤；在执行所述第一验证步骤之后，对所述多个存储单元执行准备步骤；以及在执行所述准备步骤之后，对所述多个存储单元中的未能通过所述第一验证步骤的一个或多个存储单元执行第二编程步骤。所述准备步骤包括：去激活所述底部选择栅；将所述多条位线中的选定的位线和未选定的位线拉升到预充电电压；在所述准备步骤期间的第一时间点处，去激活所述多条字线中的选定的字线和未选定的字线；以及在所述准备步骤期间的第二时间点处，去激活所述多个顶部选择栅中的选定的顶部选择栅和未选定的顶部选择栅，其中，所述第二时间点晚于所述第一时间点发生。本专利技术还提供了一种存储器件，其包括：与底部选择栅、选定的位线和第一组字线相关联的第一沟道、堆叠在所述第一沟道上并与选定的顶部选择栅、所述选定的位线和第二组字线相关联的第二沟道、设置在所述第一沟道和所述第二沟道之间的中间虚设层、以及控制单元。所述控制单元被配置为：在所述第一沟道和所述第二沟道上执行第一编程步骤；在执行所述第一编程步骤之后，在所述第一沟道和所述第二沟道上执行第一验证步骤；在执行所述第一验证步骤之后，在所述第一沟道和所述第二沟道上执行准备步骤；以及在执行所述准备步骤之后，对未能通过所述第一验证步骤的所述第一沟道或所述第二沟道中的一个或多个存储单元执行第二编程步骤。所述准备步骤包括：去激活所述底部选择栅；将所述多条位线中的选定的位线和未选定的位线拉升到预充电电压；在所述准备步骤期间的第一时间点处，去激活所述中间虚设层和在所述第一组字线中的未选定的字线；在所述准备步骤期间的第二时间点处，去激活所述第二组字线中的未选定的字线，其中，所述第二时间点晚于所述第一时间点发生；在所述第二时间点处，去激活在所述第一组字线或所述第二组字线中的选定的字线；以及在所述准备步骤期间的第三时间点处，去激活所述选定的顶部选择栅，其中所述第三时间点晚于所述第二时间点发生。在阅读了以下在各个图形和附图中示出的优选实施例的详细说明之后，本专利技术的这些和其它目的对于本领域的普通技术人员无疑将变得显而易见。附图说明图1是根据本专利技术的实施例，示出与沟道堆叠的3D存储器件相关联的一个平面NAND串的俯视图。图2是根据本专利技术的实施例，示出与沟道堆叠的3D存储器件相关联的一个平面NAND串的等效电路的图。图3是根据本专利技术的实施例，示出具有用于并行地读取和编程存储单元的读/写电路的3D存储器件的图。图4是根据本专利技术的实施例，示出处于平面配置的存储单元阵列的示例性结构的图。图5是根据本专利技术的实施例，示出沟道堆叠的存储器件的示例性结构的图。图6是根据本专利技术的实施例，示出图5中所描绘的单沟道堆叠的存储器件中的垂直NAND串的截面图的表示图。图7是根据本专利技术的实施例，示出3D存储器件的单元编程过程的图。图8是根据本专利技术的实施例，示出对单沟道堆叠的3D存储器件中的垂直NAND串进行编程时的相关信号线的电平的图。图9是根据本专利技术的实施例，示出图5中所描绘的两沟道堆叠的存储器件中的垂直NAND串的截面图的表示图。图10是根据本专利技术的实施例，示出对两沟道堆叠的3D存储器件中的垂直NAND串进行编程时的相关信号线的电平的图。具体实施方式图1是根据本专利技术的实施例，示出本文档来自技高网...

【技术保护点】
1.一种对包括多个存储单元、多条字线、多条位线、多个顶部选择栅和底部选择栅的存储器件进行编程的方法，所述方法包括：/n在所述多个存储单元上执行第一编程步骤；/n在执行所述第一编程步骤之后，对所述多个存储单元执行第一验证步骤；/n在执行所述第一验证步骤之后，通过以下操作，对所述多个存储单元执行准备步骤：/n去激活所述底部选择栅；/n在所述准备步骤期间的第一时间点处，去激活所述多条字线中的选定的字线和未选定的字线；以及/n在所述准备步骤期间的第二时间点处，去激活所述多个顶部选择栅中的选定的顶部选择栅和未选定的顶部选择栅；以及/n在执行所述准备步骤之后，对所述多个存储单元中的未能通过所述第一验证步骤的一个或多个存储单元执行第二编程步骤。/n

【技术特征摘要】
1.一种对包括多个存储单元、多条字线、多条位线、多个顶部选择栅和底部选择栅的存储器件进行编程的方法，所述方法包括：
在所述多个存储单元上执行第一编程步骤；
在执行所述第一编程步骤之后，对所述多个存储单元执行第一验证步骤；
在执行所述第一验证步骤之后，通过以下操作，对所述多个存储单元执行准备步骤：
去激活所述底部选择栅；
在所述准备步骤期间的第一时间点处，去激活所述多条字线中的选定的字线和未选定的字线；以及
在所述准备步骤期间的第二时间点处，去激活所述多个顶部选择栅中的选定的顶部选择栅和未选定的顶部选择栅；以及
在执行所述准备步骤之后，对所述多个存储单元中的未能通过所述第一验证步骤的一个或多个存储单元执行第二编程步骤。


2.根据权利要求1所述的方法，其中，对所述多个存储单元执行所述准备步骤还包括：
在所述准备步骤期间，将所述多条位线中的选定的位线和未选定的位线偏置在预充电电压处；
在所述准备步骤的第一时段以及在所述准备步骤的在所述第一时段之后的第二时段期间，将所述选定的顶部选择栅偏置在第一导通电压处；
在所述第一时段和所述第二时段期间，将所述未选定的顶部选择栅偏置在第二导通电压处；
在所述准备步骤的在所述第二时段之后的第三时段期间，将所述选定的顶部选择栅和所述未选定的顶部选择栅以接地电压进行偏置；
在所述第一时段期间，将所述选定的字线偏置在第三导通电压处；
在所述第一时段期间，将所述未选定的字线偏置在第四导通电压处；
在所述第二时段和所述第三时段期间，将所述选定的字线和所述未选定的字线以所述接地电压进行偏置；以及
在所述准备步骤期间，将所述底部选择栅以所述接地电压进行偏置。


3.根据权利要求1所述的方法，其中，在所述多个存储单元上执行所述第一验证步骤包括：
在所述第一验证步骤的预充电时段期间，去激活所述多条位线中的选定的位线和未选定的位线；
在所述第一验证步骤的所述预充电时段期间，激活所述选定的顶部选择栅、所述未选定的顶部选择栅、所述选定的字线、所述未选定的字线和所述底部选择栅；
在所述第一编程步骤的在所述预充电时段之后的读取时段期间，将所述选定的位线和所述未选定的位线偏置在验证电压处；
在所述第一验证步骤的所述读取时段期间，激活所述选定的顶部选择栅、所述选定的字线、所述未选定的字线和所述底部选择栅；以及
在所述第一验证步骤的所述读取时段期间，去激活所述未选定的顶部选择栅。


4.根据权利要求1所述的方法，其中，在所述多个存储单元上执行所述第一编程步骤包括：
使所述选定的字线拉升至通过电压，然后拉升至编程电压；
将所述未选定的字线偏置在所述通过电压处；
将所述多条位线中的未选定的位线偏置在预充电电压处；
激活所述选定的顶部选择栅；以及
去激活所述多条位线中的选定的位线、所述未选定的顶部选择栅和所述底部选择栅。


5.一种对存储器件进行编程的方法，所述存储器件包括与底部选择栅、选定的位线和第一组字线相关联的第一沟道、堆叠在所述第一沟道上并且与选定的顶部选择栅、所述选定的位线和第二组字线相关联的第二沟道、以及设置在所述第一沟道和所述第二沟道之间的中间虚设层，所述方法包括：
在所述第一沟道和所述第二沟道上执行第一编程步骤；
在执行所述第一编程步骤之后，在所述第一沟道和所述第二沟道上执行第一验证步骤；
在执行所述第一验证步骤之后，通过以下操作在所述第一沟道和所述第二沟道上执行准备步骤：
去激活所述底部选择栅；
在所述准备步骤期间的第一时间点处，去激活所述中间虚设层和在所述第一组字线中的未选定的字线；
在所述准备步骤期间的第二时间点处，去激活所述第二组字线中的未选定的字线；
在所述第二时间点处，去激活在所述第一组字线或所述第二组字线中的选定的字线；以及
在所述准备步骤期间的第三时间点处，去激活所述选定的顶部选择栅，其中，所述第三时间点晚于所述第二时间点发生；以及
在执行所述准备步骤之后，对未能通过所述第一验证步骤的所述第一沟道或所述第二沟道中的一个或多个存储单元执行第二编程步骤。


6.根据权利要求5所述的方法，其中，在所述第一沟道或所述第二沟道上执行所述准备步骤还包括：
在所述准备步骤期间，将所述选定的位线和未选定的位线偏置在预充电电压处；
在所述准备步骤的第一时段以及在所述准备步骤的在所述第一时段之后的第二时段期间，将所述选定的顶部选择栅偏置在第一导通电压处；
在所述第一时段和所述第二时段期间，将所述未选定的顶部选择栅偏置在第二导通电压处；
在所述准备步骤的在所述第二时段之后的第三时段期间，将所述选定的顶部选择栅和所述未选定的顶部选择栅以接地电压进行偏置；
在所述第一时段期间，将所述第一组字线或所述第二组字线中的所述选定的字线以第三导通电压进行偏置；
在所述第一时段期间，将所述第二组字线中的所述未选定的字线以第四导通电压进行偏置；
在所述第二时段和所述第三时段期间，将所述第一组字线或所述第二组字线中的所述选定的字线以及所述第二组字线中的所述未选定的字线以所述接地电压进行偏置；
在所述第一时段期间，将所述第一组字线中的所述未选定的字线的电平从所述第四导通电压减小到所述接地电压；
在所述第二时段和所述第三时段期间，将所述第一组字线中的所述未选定的字线以所述接地电压进行偏置；以及
在所述准备步骤期间，将所述底部选择栅以所述接地电压进行偏置。


7.根据权利要求5所述的方法，其中，在所述第一沟道和所述第二沟道上执行所述第一验证步骤包括：
在所述第一验证步骤的预充电时段期间，去激活所述选定的位线和未选定的位线；
在所述第一验证步骤的所述预充电时段期间，激活所述选定的顶部选择栅、未选定的顶部选择栅、所述第一组字线或所述第二组字线中的所述选定的字线、所述第一组字线和所述第二组字线中的所述未选定的字线、以及所述底部选择栅；
在所述第一编程步骤的在所述预充电时段之后的读取时段期间，将所述选定的位线和所述未选定的位线偏置在验证电压处；
在所述第一验证步骤的所述读取时段期间，激活所述选定的顶部选择栅、所述第一组字线或所述第二组字线中的所述选定的字线、所述第一组字线或所述第二组字线中的所述未选定的字线、以及所述底部选择栅；以及
在所述第一验证步骤的所述读取时段期间，去激活所述未选定的顶部选择栅。


8.根据权利要求5所述的方法，其中，对所述多个存储单元执行所述第一编程步骤包括：
使所述第一组字线或所述第二组字线中的所述选定的字线拉升至通过电压，然后拉升至编程电压；
将所述第一组字线或所述第二组字线中的所述未选定的字线以所述通过电压进行偏置；
将未选定的位线偏置在预充电电压处；
激活所述选定的顶部选择栅；以及
去激活所述选定的位线、所述未选定的顶部选择栅和所述底部选择栅。


9.一种存储器件，包括：
多个存储单元；
多条字线；
多条位线，其在垂直于所述多条字线的方向上在所述多个存储单元的顶部延伸；
多个顶部选择栅，其被布置为经由位线触点将所述多个存储单元连接到所述多条位...

【专利技术属性】
技术研发人员：刘红涛，靳磊，李姗，宋雅丽，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42