信号接收电路、数据传送控制装置及电子设备制造方法及图纸

提供一种能够检测、接收高速且小振幅信号的信号接收电路和采用了该电路的数据传送控制装置及电子设备。由接收灵敏度高的低速用ＨＳ＿ＳＱ＿Ｌ电路５２和实现了高速响应性的高速用ＨＳ＿ＳＱ电路５４来检测差动对接收信号ＤＰ、ＤＭ的有无状态。对于高速的接收信号，ＨＳ差动数据接收器５６取进的ＨＳ＿ＤａｔａＩｎ与表示由高速用ＨＳ＿ＳＱ电路检测出的信号有无状态的ＨＳ＿ＳＱ之间的逻辑积被提供给ＤＬＬ电路２２。对于低速的接收信号，在低速用ＨＳ＿ＳＱ＿Ｌ电路５２检测差动对接收信号ＤＰ、ＤＭ的有无状态后启动ＦＳ差动接收器４４。由ＦＳ差动接收器４４所取进的ＦＳ＿ＤａｔａＩｎ被提供给ＦＳ电路３０。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及信号接收电路、采用了该电路的数据传送控制装置及电子设备。现有技术近年来，作为连接个人计算机和外围设备(广义来讲，电子设备)用的接口标准，USB(Universal Serial Bus)引人注目。所述USB的长处在于可以用同等标准的接插件连接原来使用不同标准的接插件连接在一起的鼠标、键盘等外围设备，同时可以实现即插即用和热插。另一方面，所述USB有以下问题点与同样作为串行总线接口标准而引人注目的IEEE1394相比较，传送速度慢。因此，制定了与原来的USB1.1具有向下兼容性，但可以实现比USB1.1速度要快得多的高速480Mbps(HS(High Speed)模式)传送速度的USB2.0标准，引人关注。此外，还制定了定义有USB2.0的物理层电路和逻辑层电路接口标准的UTMI(USB2.0 TransceiverMacrocell Interface)。所述USB2.0，除具有原来的USB1.1所定义的FS(Full Speed)模式之外，还准备有上述被称作为HS模式的传送模式。由于所述HS模式用480Mbps来进行数据传送，因此可以实现比用12Mbps进行数据传送的FS模式要高速得多的数据传送。所以，利用USB2.0，可以为需要高速传送速度的硬盘驱动器和光驱等存储设备提供最合适的接口。但是，USB2.0需要将小振幅的信号作为与以前相比更高速的接收信号来检测。因此，在用原来那样的包线检波电路构成信号检测电路的情况下，即使采用目前可以利用的高成本的微工艺，也存在频率特性要求变严的问题。此外，所述包线检波电路存在难以检测出小振幅信号的问题。而且即使能够检测出接收信号，在检测出接收信号之后再启动接收电路，也很难满足USB2.0标准。
技术实现思路
本专利技术是针对以上所述的技术课题而设计的，其目的在于提供一种即便在采用低成本工艺的情况下，也能够检测出并接收高速且小振幅信号的信号接收电路、采用了该电路的数据传送控制装置及电子设备。为解决所述课题，本专利技术的信号接收电路，接收差动对输入信号，包括第1及第2接收电路，用于接收差动对输入信号并生成第1及第2接收信号；第1信号检测电路，用于在高速的第1模式下，根据第1基准电平来检测有无所述差动对输入信号；第2信号检测电路，用于在低速的第2模式下，根据大于所述第1基准电平的第2基准电平来检测有无所述差动对输入信号，在所述第1信号检测电路检测出存在所述差动对输入信号的情况下，使所述第1接收信号为有效，在所述第2信号检测电路检测出存在所述差动对输入信号的情况下，使所述第2接收信号为有效。根据本专利技术，在基于高速的第1模式的信号接收和基于低速的第2模式的信号接收的接收模式混合存在的情况下，可以在各个模式中不取进不需要的噪音信号，而取进适当的接收信号。此外本专利技术，包括根据所述第1信号检测电路的检测结果，屏蔽所述第1接收信号的屏蔽电路，并能够根据所述第2信号检测电路的检测结果，进行所述第2接收电路的动作控制。根据本专利技术，在高速的第1模式中，由于根据第1信号检测电路的检测结果来屏蔽第1接收信号，因此无需在检测出高速的输入信号后启动第1接收电路，从而能够进行高速输入信号的检测和有效的第1接收信号的取进。此外，在低速的第2模式中，由于是根据第2信号检测电路的检测结果来进行第2接收电路的动作控制，因此可以节省电力。此外本专利技术，可以根据在第2模式下被认为有效的所述第2接收信号，转换到第1模式。根据本专利技术，可以通过模式切换实现基于高速的第1模式的信号接收和基于低速的第2模式的信号接收，而且在各个模式下均能进行适当的信号取进。此外本专利技术的所述第1模式可以是USB(Universal Serial Bus)2.0标准的HS(High Speed)模式，所述第2模式也可以是USB2.0标准的FS(Full Speed)模式。根据本专利技术，无论是HS模式还是FS模式，都能够不取进不需要的噪音信号而取进符合USB2.0标准的高速且小振幅的接收信号。此外本专利技术的所述第1信号检测电路，包括第1差动放大器，用于基于差动对输入信号输出放大后的差动对输出信号；第1及第2峰值保持电路，用于将所述差动对输出信号的各个峰值保持在所给出的节点；第1恒电位设定电路，用于使所述节点的电位恢复到所给出的恒电位，而其变化慢于基于所述峰值的保持而引起的电位变化；第1比较电路，用于比较所述节点的电位和所述第1基准电平，根据所述第1比较电路的比较结果，可以检测出有无差动对输入信号。在此，所谓基于峰值保持而引起的电位变化是指基于第1或第2峰值保持电路而引起的电位变化。更具体地说就是第1或第2峰值保持电路为了保持峰值，将电位改变为高电位端或低电位端之一的情况下的基于该第1或第2峰值保持电路而引起的电位变化。在本专利技术中，由第1及第2峰值保持电路对于差动对的各个输入信号，都将峰值保持在同一节点。而且，将该节点恢复至所给出的恒电位，而其变化慢于起因于由第1及第2峰值保持电路进行峰值保持的电位变化。这样一来，通过比较节点电位和所给出的基准电平，就可以连续地检测出更高速且小振幅的输入信号的有无状态。此外本专利技术的所述第1及第2峰值保持电路，将所述差动对输出信号的下限值保持在所给出的节点，所述第1恒电位设定电路，可以通过向所述节点提供电荷，使所述节点的电位恢复至所给出的恒电位，而其变化慢于因保持所述下限值而引起的电位变化。根据本专利技术，由第1及第2峰值保持电路对于差动对的各个输入信号，将下限值保持在同一节点。将该节点恢复至所给出的恒电位，而其变化慢于起因于由第1及第2峰值保持电路进行下限值保持的电位变化。这样一来，通过比较节点电位与所给出的基准电平，就可以连续地检测出更高速且小振幅的输入信号的有无状态。特别是，保持下限值等于是电荷放电，因此与电荷充电的情况相比第1及第2峰值保持电路的高速响应性提高，可以检测出更加高速且小振幅的输入信号的有无状态。此外本专利技术的所述第1恒电位设定电路可以包括恒电流源，用于提供其变化慢于因所述下限值保持而引起的电位变化的微小电荷。根据本专利技术，由于使用恒电流源构成将保持下限值的电位恢复至所给出恒电位的第1恒电位设定电路，因此能以简单的结构，不必依赖于微工艺技术，就可以如上所述提高第1及第2峰值保持电路的高速响应性，从而检测出更高速且小振幅的输入信号的有无状态。此外本专利技术的所述第1差动放大器，包括第1的第1导电型晶体管，其源极端子连接于第1电源；第2的第1导电型晶体管，其源极端子连接于所述第1的第1导电型晶体管的漏极端子；第3的第1导电型晶体管，其源极端子连接于所述第1的第1导电型晶体管的漏极端子；第1的第2导电型晶体管，其栅极端子和漏极端子连接于所述第2的第1导电型晶体管的漏极端子、源极端子连接于第2电源；第2的第2导电型晶体管，其栅极端子和漏极端子连接于所述第3的第1导电型晶体管的漏极端子、源极端子连接于第2电源，所给出的启动信号被提供给所述第1的第1导电型晶体管的栅极端子，所述差动对输入信号被提供给所述第2及第3的第1导电型晶体管的栅极端子，所述差动对输出信号可以从所述第1及第2的第2导电型晶体管的漏极端子输出。根据本专利技术，由于用简单的结构实现根据差动对输入信号来输出差动对输出信号的第1差动放大器，因此无本文档来自技高网...

【技术保护点】
一种接收差动对输入信号的信号接收电路，其特征在于： 包括 第１及第２接收电路，用于接收差动对输入信号生成第１及第２接收信号； 第１信号检测电路，用于在高速的第１模式下，根据第１基准电平检测有无所述差动对输入信号； 第２信号检测电路，用于在低速的第２模式下，根据大于所述第１基准电平的第２基准电平检测有无所述差动对输入信号， 在所述第１信号检测电路检测出存在所述差动对输入信号的情况下，将所述第１接收信号作为有效； 在所述第２信号检测电路检测出存在所述差动对输入信号的情况下，将所述第２接收信号作为有效。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：中田章，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]