基于微机PCI总线的海量高速数字信号系统技术方案

一种基于微机ＰＣＩ总线的海量高速数字信号源，包括：微机，用于产生信号源各种波形信号并存储在微机内的硬盘；ＰＣＩ总线控制器，用于信号源与微机之间的ＰＣＩ总线接口工作；信号存储设备，用于暂时缓存经由ＰＣＩ总线从硬盘传来的数据；局部总线控制器，用于控制信号源内部的协调工作；高速输出端口，用于提供与调试系统相应的接口，保证传输时的数据流平稳、无误输出。本发明专利技术利用Ｗｉｎｄｏｗｓ操作系统友好的人机界面特性，可以开发相应的应用程序来控制信号源板卡的数据传输，使得信号源的操作简便直观。该设计方法充分利用微机内各种软、硬件资源，成本低，兼容性好，方便易用。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及数字信号源，特别涉及一种基于微机PCI总线的海量高速数字信号源。为实现上述目的，基于微机PCI总线的海量高速数字信号源包括微机，用于产生信号源各种波形信号并存储在微机内的硬盘；PCI总线控制器，用于信号源与微机之间的PCI总线接口工作； 信号存储设备，用于暂时缓存经由PCI总线从硬盘传来的数据；局部总线控制器，用于控制信号源内部的协调工作；高速输出端口，用于提供与调试系统相应的接口，保证传输时的数据流平稳、无误输出。本专利技术利用微机内配置的处理器来产生信号源各种波形信号存储在微机内的硬盘中，或直接将所要传输的实际信号存储在硬盘中，需要传输时首先通过微机总线将数据传输到信号源板卡上的SDRAM等存储器中，再经过信号源板卡的输出端口送出。利用Windows操作系统友好的人机界面特性，可以开发相应的应用程序来控制信号源板卡的数据传输，使得信号源的操作简便直观。该设计方法充分利用微机内各种软、硬件资源，成本低，兼容性好，方便易用。高速数字信号源系统主要由四个部分组成，各部分的功能如下1.PCI总线控制器主要完成信号源与微机之间的PCI总线接口工作，使得微机可以识别信号源板卡，并通过Windows下的编程将存储在硬盘中的数据传输到信号源板卡的信号存储设备上，启动信号的传输，实现对信号源的控制。2.信号存储设备主要用来暂时缓存经由PCI总线从硬盘传来的数据，以保证信号源板卡输出的数据流稳定，通常采用SDRAM。当所需要的数据流的速率低于硬盘的读写速率时，可以不必加板上大容量信号存储设备，只需在高速输出端口使用少量的缓存，并进行相应的控制即可。当所需输出速率高于PCI总线传输速率时，使用信号存储设备可以不受PCI总线传输速度的限制，周期的输出SDRAM中的数据，为信号源性能的扩展留有余地。3.局部总线控制器控制信号源板卡内部的协调工作，与PCI总线控制器共同工作，将硬盘中的数据存储到板卡的信号存储器中，并将存储器中的数据转换成要求的格式，控制高速输出端口按实际系统要求的频率送出。4.高速输出主要提供与调试系统相应的接口，保证传输时的数据流平稳、无误输出。可以根据各种调试系统的不同要求做出相应的改动。当信号源板卡上没有信号存储器时，要具有一定的缓存能力以保证输出数据流的平稳。PCI总线规范十分复杂，可以选用专用芯片，设计信号源的PCI总线接口控制器，微机通过串行EEPROM接口对扩展板上的EERPOM进行读写来完成对该PCI设备的配置。在PCI接口部分其支持PCI2.2版本的可达到132MB/s的峰值猝发传送速率。专用芯片提供一个内部总线接口来完成信号的传送，在信号源的设计中，使用接口完成对信号源内局部总线的控制。局部总线控制器可以采用专用CPU芯片；也可采用EPLD芯片，用VHDL语言编写代码实现硬件控制逻辑的设计，如ALTERA公司的系列。根据实际需要对芯片进行编程、擦除、修改配置，比用CPU开发简单，快捷。在本信号源设计中采用EPLD芯片，实现对信号源上的局部总线控制，将数据写入板上存储设备SDRAM中。在输出数据时，将相应的数据格式转换并控制输出频率。这些功能都通过VHDL语言编程实现。信号源板上存储设备可根据实际需求选用一定容量的SDRAM。当应用到HDTV系统调试时，可选用64MB的SDRAM以存储数幅图像数据便于滚动输出测试。如果数据率低于硬盘的读出速率时，也可省去SDRAM以简化设计。高速输出端口的选取完全取决于实际应用系统的数据输入要求。通常可以选用FIFO(先进先出)，通过控制FIFO输出端的时钟来得到不同频率的数据流，实现和实际系统的异步通讯。FIFO的输出接口定义是通过用VHDL语言对局部总线控制器EPLD芯片编程来实现的，这样对于不同接口的测试系统，只要用VHDL语言对EPLD进行软件编程就可以实现接口协议的更改，完全不必对硬件电路进行改动。高速数字信号源的软件设计主要是为信号源开发一个驱动程序，从而将存储在微机硬盘中的数据经信号源输出。为了提高系统的通用性，开发一个基于广泛应用的Win95/98的驱动程序来控制完成信号源与硬件直接相关的各种操作。驱动程序的开发可以使用一些专用的工具软件包。驱动程序运行在系统的底层，由应用程序来调用，因此用MicrosoftVC++为信号源开发具有窗口界面的应用程序。在应用程序中，首先要加载驱动程序，然后通过调用程序对硬件进行各种操作控制，如准备传输数据、启动传输、结束传输等，应用程序退出时卸载驱动程序。用户只要点击窗口界面上相应的按钮，即可实现上述功能。完成全部软、硬件设计后，还需要生成一个硬件描述文件My_Card.INF，添加到系统中，使得操作系统能够正确识别高速数字信号源板卡，并在系统初始化时分配所需要的系统资源。采用前面所设计的基于微机PCI总线的数字信号源，选用PCI32位地址、数据复用总线通道，时钟频率为33MHz，零等待周期猝发传送时，总线峰值传输速率可达132MB，是雷达信号源数据率要求的四倍，可以完成接收微机传来的雷达数据并向实时成像系统按雷达工作模式模拟雷达数据输出的任务。SAR原始数据量极大，一般对于降采样率为11∶1的一幅8Kbytes*1Kbytes的图像，其原始数据量为176Mbytes，当图像的方位线增多时，其数据量还会更大。如果在信号源板卡上配置的SDRAM容量过大，则对其的管理会很复杂。为简化设计，可以不在信号源板卡上配置SDRAM，直接利用微机的内存，而在输出端口配置高速FIFO。首先将数据读到微机内存，再经PCI总线传送到FIFO中输出。在调试实时成像处理器的工作中，我们先将真实雷达数据按一定格式存放在微机硬盘中。模拟真实雷达数据的传送过程时，首先将硬盘中的数据调入内存中，再使用控制通道将数据从内存传送到信号源板卡上，控制容量为8192*16bits的FIFO接收数据。FIFO在数据接收满后，将FIFO中的数据以66.6MHz时钟输出，再接收下面的数据，如此循环。如果要传送的数据量小于系统的内存容量，则可先建立传输链表，将全部数据读入链表连接的内存中，再经PCI总线反复输出。这些都通过应用程序调用信号源的驱动程序来实现。经过实际测试，得到信号源的测试结果如下表1所示。可见，信号源的传输 表1信号源传输速率测试结果速率对于传输链表的节点的数目和每节点的传输量并不敏感。其平均传输速度可达70MB/s，完全满足对HDTV系统、SAR实时成像系统等高速系统的测试要求。当数据量超过系统内存容量时，只能一边从硬盘读取数据，一边传输数据。应用程序做出相应的改动，在建立完传输链表后，应用程序先读入一部分数据填满传输链表所指向的内存块，启动传输，传输结束后，再读入下一部分数据至同样的内存块，重新启动传输，如此循环下去。显然只要硬盘的平均读出速率能达到要求的32MB/s，则信号源输出的平均速率就能满足SAR实时成像处理系统的调试要求。对于不能达到此速率要求的IDE硬盘，可以配置PCI-IDE接口的RAID(Redundant Array ofIndependent Disks)卡，使之工作在RAID 0模式，即数据顺序存放在组成该阵列的成员磁盘上，从而能够同时读取多个硬盘上的数据，提高数据的读本文档来自技高网...

【技术保护点】
一种基于微机ＰＣＩ总线的海量高速数字信号源，包括： 微机，用于产生信号源各种波形信号并存储在微机内的硬盘； ＰＣＩ总线控制器，用于信号源与微机之间的ＰＣＩ总线接口工作； 信号存储设备，用于暂时缓存经由ＰＣＩ总线从硬盘传来的数据； 局部总线控制器，用于控制信号源内部的协调工作； 高速输出端口，用于提供与调试系统相应的接口，保证传输时的数据流平稳、无误输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐永健，姚萍，王贞松，汤振宇，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：11[中国|北京]