半导体装置和半导体装置的驱动方法制造方法及图纸

提供一种备有能重写的非易失性存储器的半导体装置，当读出禁止解除控制部分１０９的动作顺序检测寄存器处于重置状态的情况下，通过外部输入输出控制部分１０７的输出禁止控制电路，禁止从外部读出非易失性存储块１０５中的数据，在电源接通时对机密进行确实保护。仅当基于控制信号８１１在检测针对存储单元阵列１２１的动作顺序的重写动作检测部分１０８，检测到是按照规定的动作顺序进行的情况下，才解除读出的禁止。特别是通过使动作顺序包括确认擦去状态的动作和确认写入状态的动作，还能防止借助于门电压操作进行不正当读出，实现机密的确实保护。由此，不进行外部设定就能实现确实保护机密的目的。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有电可擦和可编顺序的非易失性存储器的半导体装置，特别是能从外部对非易失性存储器编写顺序动作，而且能够保护编写在非易失性存储器中数据秘密的半导体装置及其驱动方法。
技术介绍
近年来，具有电学上可擦去和写入的非易失性存储器(EEPROMElectrically Erasable and Programable Read Only Memory)的半导体装置，被设计成一种通过将ROM写入器等装置与半导体装置连接，而实现能够从外部对EEPROM作重写动作(即擦去和写入动作)的半导体装置。例如，在EEPROM中存储了中央处理器(CPUCentral ProcessingUnit)处理顺序的内置EEPROM，用户通过从外部重写能够使CPU作用户所希望的处理。但是，在上述的那种能从外部重写的半导体装置，由于能向外部读出，所以必须设计秘密保护功能，以便禁止第三者从外部读出以实现其不正当利用在EEPROM中存储的数据。此时必须既能保护秘密，而且又能由正当的用户进行适当重写和读取。以下说明具有秘密保护功能的已有半导体装置的实例图17(a)表示第一种已有实例涉及的半导体装置的功能结构。如图17(a)所示，第一种已有实例涉及的半导体装置1001，具有CPU1002、RAM(Random Access Memory，随机存储器)1003、控制电路1004和数据存储用的非易失性存储器1005，其中设有控制信号输入端子1006、地址输入端子1007和数据输入端子1008，以便能从外部对该非易失性存储器1005进行重写动作和读取动作。而且，作为控制外部动作的电路，设计有重写控制电路1009、外部输入输出控制部分1010和擦去状态读出电路1011。其中非易失性存储器1005，由多个EEPROM按行排列的存储器阵列1012，控制该存储器阵列1012动作用的输入输出控制部分1013，读出放大器1014和译码器1015构成。从外部对非易失性存储器1005进行动作的情况下，例如连接ROM写入器等装置，向控制信号输入端子1006和地址输入端子1007，输入指定各自动作的指令以及作为动作对象的存储单元的地址信息。进行重写动作的情况下，再由数据输入端子1008输入重写用数据。从控制信号输入端子1006和地址输入端子1007输入的指令和地址，被重写控制电路1009分别生成控制信号1101和地器址信号1102后输入输入输出控制部分1013。而且，从数据输入输出端子1008输入的重写用数据作为数据信号1103，由外部输入输出控制部分1010输入到输入输出控制部分1013。输入输出控制部分1013，根据控制信号1101、地址信号1102和数据信号1103使存储器阵列动作。而且输入输出控制部分，在读出动作时，作为保持在存储器阵列1012中的数据，将数据信号1013向外部输入输出控制部分1010输出，而在校验动作时作为表示重写动作正常进行得正常与否的结果，将校验结果信号1104向外部输入输出控制部分1010输出。擦去状态读出电路1011，当电源接通时能读出存储器阵列1012的数据，利用此读取动作检测存储器阵列1012中全部存储单元是否处于擦去状态，检测到存储器阵列1012中全部存储单元处于擦去状态的情况下，使解除禁止读取信号1105处于高电平下。外部输入输出控制部分1010，在从擦去状态读出电路1011输入的禁止读取解除信号1105处于低电平的情况下，禁止向外部输出数据信号1103，而在高电平的情况下解除禁止向外部输出的禁令。如此，利用第一种已有实例的半导体装置1001时，仅仅在确认了存储器阵列1012处于擦去状态的情况下，才可以解除禁止输出。这样一来，第三者即使想读出写入在存储器阵列1012中的数据，只要存储器阵列1012的全部存储单元的数据没有擦去就不能向外部输出，所以能够保护写入在存储器阵列1012中数据的秘密。而第二种已有实例的半导体装置，备有存储数据用第一非易失性存储块，和设定禁止读取第一非易失性存储块用的第二非易失性存储块，第二非易失性存储块，例如通过输入作密码用的数据来设定禁止对第一非易失性存储块进行读取。在第二种已有实例的半导体装置中，从外部输入密码，而且仅当从外部输入的密码与与第二存储块中保持的密码一致的情况下，才能解除禁止读取。这样一来，对写入在第一非易失性存储块中数据秘密的保护就成为可能。然而，按照上述的已有实例的半导体装置，第三者能以以下方式为不正当目的读取存储在存储器阵列1012中的数据。图17(b)是以不当目的读取第一种已有半导体装置中存储在非易失性存储块中数据方法的说明用曲线图，表示处于擦去状态和存入状态下存储单元中电流特性的一个实例。其中，横轴表示门电压Vg，纵轴表示施加门电压Vg时存储单元电流Idcell。如图17(b)所示，通常的读出动作由于不同于擦去状态的存储单元和写入状态的存储单元中的电流特性，所以在门电压Vg上施加作读出用电压值的V1时，通过存储单元电流Idcell比读出判定电流值I1大的情况判定擦去状态，反之当存储单元电流Idcell比读出判定电流值I1小的情况判定写入状态，可以读出存储单元存储的数据“1”或“0”。但是，一旦在门电压Vg上采用比通常电压值高的电压V2，由于写入状态下存储单元中的单元电流比I1增大，所以会误判定为擦去状态。另外，也有借助于半导体装置的构成，将存储单元电流Idcell比读出判定电流值I1大的情况判定为写入状态，反之将存储单元电流Idcell比读出判定电流值I1小的情况判定擦去状态的实例，但是即使在这种情况下，一旦在门电压Vg上施加低于通常读取用电压V1的电压，也会将写入状态的存储单元误判定为擦去状态。这样一来，通过在读取动作时有意将施加在存储阵列1012的存储单元上的门电压Vg设定为异常数值，有可能使擦去状态读出电路1011误将全存储单元判定为擦去状态。因此，不能对存储单元1012进行擦去动作，由于擦去状态读出电路1011的误判定使读出禁止解除信号1105处于高电平下，因而可以解除在外部输入输出控制部分1010中设定的输入输出禁令。这样一来，保持在存储阵列1012中的数据就有可能被不正当读出。还有，作为施加这种异门电压的方法，例如可以采用有可能操作动作试验用电源电压的ROM写入器。而且用检查用探针等也能直接在门上施加异常电压。如上所述，第一种已有实例的半导体装置，其问题是通过采用异常门电压，有可能不正当读出保存在存储阵列1012中的数据。而且一旦采用第二种已有实例的半导体装置，必须从外部设定禁止读出设定在第二非易失性存储块中的密码等，所以只要不能对第二非易失性存储器进行秘密保护，就不能确实保护第一非易失性存储器中的秘密。此外，因备有第二非易失性存储器还有芯片成本上升的问题。
技术实现思路
本专利技术目的在于解决上记的已有问题，在备有能重写的非易失性存储器的半导体装置中，不必从外部进行设定就能实现确实保护秘密。为达到上述目的，提出一种电源接通时禁止向外部读出的动作，按照给定顺序进行外部动作的情况下解除禁止读出的结构。具体讲，本专利技术涉及的第一种半导体装置的驱动方法，其中所述的半导体装置备有由电可重写的多个非易失性存储器组成的存储单元阵列和电源接通时禁止向外部输出保存在存本文档来自技高网...

【技术保护点】
一种半导体装置的驱动方法，是备有： 由电可重写的多个非易失性存储单元组成的存储单元阵列，和 电源接通时禁止向外部输出保存在所述的存储单元阵列中数据的输出禁止装置的半导体装置的驱动方法，其特征在于： 在所述的存储单元阵列中以给定的动作顺序进行的情况下，利用所述的输出禁止装置解除对数据输出的禁止。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：田中良幸，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]