【技术实现步骤摘要】
一种半导体测试结构和测试方法
[0001]本申请实施例涉及半导体制造领域,尤其涉及一种半导体测试结构和测试方法。
技术介绍
[0002]随着集成电路的集成化,以及半导体器件的微型化,晶体管的性能对于集成电路的影响越发显著。在影响晶体管性能的因素中,寄生电容会对由晶体管形成的半导体器件的工作效率产生影响。因此,需要对所述晶体管的寄生电容进行测试,从而尽量降低寄生电容的大小。
[0003]但是,现有技术对于晶体管寄生电容的测试方法复杂,且很难精准获取寄生电容值。
技术实现思路
[0004]有鉴于此,本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体测试结构和测试方法。
[0005]为达到上述目的,本申请实施例的技术方案是这样实现的:
[0006]第一方面,本申请实施例提供一种半导体测试结构,包括:第一测试结构、第二测试结构和第三测试结构;其中,
[0007]所述第一测试结构包括场效应晶体管和第一金属结构;所述场效应晶体管包括衬底、形成于所述衬底表面的栅极结构、以及形成于 ...
【技术保护点】
【技术特征摘要】
1.一种半导体测试结构,其特征在于,包括:第一测试结构、第二测试结构和第三测试结构;其中,所述第一测试结构包括场效应晶体管和第一金属结构;所述场效应晶体管包括衬底、形成于所述衬底表面的栅极结构、以及形成于所述栅极结构两侧的衬底内的掺杂区;所述第一金属结构包括n个与所述掺杂区连接的接触插塞以及与所述接触插塞连接的金属层,n为大于2的正整数;所述第二测试结构包括场效应晶体管和第二金属结构;所述场效应晶体管包括衬底、形成于所述衬底表面的栅极结构、以及形成于所述栅极结构两侧的衬底内的掺杂区;所述第二金属结构包括两个与所述掺杂区连接的接触插塞以及与所述接触插塞连接的金属层;所述第三测试结构包括场效应晶体管和第三金属结构;所述场效应晶体管包括衬底、形成于所述衬底表面的栅极结构、以及形成于所述栅极结构两侧的衬底内的掺杂区;所述第三金属结构包括位于所述场效应晶体管上方的金属层。2.根据权利要求1所述的半导体测试结构,其特征在于,所述第一测试结构、第二测试结构和第三测试结构的场效应晶体管和金属层的形成工艺、材料和尺寸相同。3.根据权利要求1所述的半导体测试结构,其特征在于,所述第一测试结构和所述第二测试结构的接触插塞的形成工艺、材料和尺寸相同。4.根据权利要求1所述的半导体测试结构,其特征在于,所述金属层包括第一金属层和第二金属层;所述第一金属层和所述第二金属层之间通过层间接触插塞进行连接。5.根据权利要求1所述的半导体测试结构,其特征在于,所述第一测试结构、所述第二测试结构和所述第三测试结构位于同一衬底上;或者,所述第一测试结构、所述第二测试结构和所述第三测试结构位于不同衬底...
【专利技术属性】
技术研发人员:肖华,朱正鹏,
申请(专利权)人:长江存储科技有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。