数据撷取方法及系统技术方案

一种数据撷取方法，适用于一数据撷取系统含有一处理器、一北桥芯片、一ＰＣＩ－Ｅｘｐｒｅｓｓ的端点装置（ｅｎｄｐｏｉｎｔ　　ｄｅｖｉｃｅ）、直接内存存取缓冲区（ＤＭＡ　　ｂｕｆｆｅｒ）以及一高速缓存用以存放数据，包括部分地回写及无效化（ｐａｒｔｉａｌ　　ｗｒｉｔｅ　　ｂａｃｋ　　ａｎｄ　　ｉｎｖａｌ　　ｉｄａｔｅ）高速缓存，其中高速缓存中被回写的数据存放至直接内存存取缓冲区；指示ＰＣＩ－Ｅｘｐｒｅｓｓ的端点装置使用一非监看处理技术（ｎｏｎ－ｓｎｏｏｐ　　ｔｒａｎｓａｃｔｉｏｎ），来读取直接内存存取缓冲区的数据；以及当北桥芯片接收到一非监看读取要求时，不监看处理器，而直接撷取直接内存存取缓冲区中的数据。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种资料撷取方法，特别是涉及一种支持非监看(non-snoop)处理技术的数据传输方法。
技术介绍
一般来说，现在的计算机系统均具有一个或多个处理器单元，并且每一个处理器都会具有专属的高速缓存。高速缓存为一个小型、速度快、昂贵、零等待状态的内存，用来存放经常使用到的程序代码及数据。此外，高速缓存介接于相关的处理器与系统总线之间，用来桥接快速的处理器周期时间与慢速的内存存取时间。由于先进电子产品，对速度及频宽上的需求，一种非监看处理技术(non-snoop transaction)被提出，用以使北桥芯片，不须监看(snoop)处理器，而读取或写入主存储器的直接内存存取(direct memory access，DMA)缓冲器。非监看处理技术具有两大优点，处理器总线(CPU bus)可以让其它主控器使用，以及存取延迟(access latency)是可以被预期的。举例来说，在读取数据时，应用非监看处理技术的主控器，永远都是由主存储器(DRAM)读取数据，所以可预期为读取DRAM的延迟(read-DRAM-latency)。但使用监看处理技术(snoop transact本文档来自技高网...

【技术保护点】
一种数据撷取系统，包括：一高速缓存，用以储存数据；一处理器，耦接高速缓存；一ＰＣＩ－Ｅｘｐｒｅｓｓ的端点装置；一主存储器，具有至少一直接内存存取缓冲区；以及一北桥芯片，耦接上述ＰＣＩ－Ｅｘｐｒｅｓｓ的 端点装置，用以致使上述处理器将上述高速缓存中的部分数据，回写至上述直接内存存取缓冲区中，且无效化上述高速缓存中的上述部分数据，并指示上述ＰＣＩ－Ｅｘｐｒｅｓｓ的端点装置使用一非监看处理技术，来读取上述直接内存存取缓冲区的数据，使得上述北桥芯片接收到一非监看读取要求时，不须监看上述处理器，直接撷取上述直接内存存取缓冲区中...

【技术特征摘要】

【专利技术属性】
技术研发人员：何宽瑞，陈岷宏，林瑞霖，钟健平，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]