信息处理控制系统技术方案

本发明专利技术提供一种信息处理控制系统，将程序细分成某个统一单位，通过在处理器执行前将已细分的每个单位所需要的命令从主存储器预先下载到高速缓冲存储器中，削减Ｍｉｓｓ　　ｈｉｔ；另外，在Ｍｉｓｓ　　ｈｉｔ已发生时，通过切换Ａｐｐｌｉｃａｔｉｏｎ　　ｐｒｏｇｒａｍ，隐蔽访问未命中损失，提高程序的运转率，实现一边进行命令替换一边实时处理。通过采用Ｍｉｓｓ　　ｈｉｔ　　Ｈｉｓｔｏｒｙ　　ｆｌａｇ（２２２）和ＤＭＡ　　Ｐｒｏｃｅｓｓ　　ｆｌａｇ（２２３），实现上述功能。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及信息处理控制系统，特别涉及对需要一边替换存储于高速缓冲存储器的命令一边实现实时处理的系统进行支援的系统。
技术介绍
图15表示使用一般的高速缓冲存储器的信息处理控制系统的构成。这个系统包括主存储器400H，其存储程序的全部命令；高速缓冲存储器401H，其只存储必要的命令；高速缓存控制器402H，其对主存储器以及高速缓冲存储器进行控制；和处理器403H，其执行存储于高速缓冲存储器的命令。在上述信息处理控制系统中，在高速缓冲存储器401H中有必要的命令时，处理器403H解读存储于高速缓冲存储器401H的命令并执行。当在高速缓冲存储器401H上必要的命令不存在时，发生访问未命中，终止处理器或者通过内核程序查询(等待)，在这期间，高速缓存控制器402H将必要的命令从主存储器400H转送到高速缓冲存储器401H中；在高速缓冲存储器401H内的命令变为有效时，重新开始执行通过处理器403H已发生访问未命中时的命令。在上述信息处理控制系统中，图16表示一边替换存储于高速缓冲存储器中的命令一边执行程序时的程序流程图(比如，参照非专利文献1)。在图16中，420表示时间顺序，421表本文档来自技高网...

【技术保护点】
一种信息处理控制系统，包括：控制操作系统的内核程序以及执行应用的应用程序、存储程序的全部命令的主存储器、只存储必要命令的高速缓冲存储器、和执行在所述高速缓冲存储器中存储的命令的处理器，其特征在于，具有的结构是，按照在所述处理器执行前 预先将必要的命令从所述主存储器下载到所述高速缓冲存储器中那样进行控制。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：法贵光典，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]