计算机总线周期单步中断除错信息自动搜集方法及装置制造方法及图纸

一种计算机系统的总线周期单步中断除错信息自动搜集方法，藉由一单步中断除错装置及一远程主控台的除错信息搜集装置以搜集一待检测计算机于除错周期中被撷取的总线周期除错相关信息，该单步中断除错装置连接于该待检测计算机的总线，且经由信号连接线连接至该远程主控台的除错信息搜集装置，其中该方法包括下列步骤：　　　　由单步中断除错装置取得待检测计算机的总线主控权后，将所要检测的待检测计算机的历经总线周期的除错相关信息分别予以撷取锁存；　　　　以一周期数计数器递增记录所历经的总线周期数；　　　　单步中断除错装置致能一告知撷取除错信息信号ＭＡＳＴＥＲ＿ＯＣ＃，并传送到远程主控台的除错信息搜集装置；　　　　除错信息搜集装置于接收到该ＭＡＳＴＥＲ＿ＯＣ＃信号时，将该单步中断除错装置所锁存的除错相关信息逐一抓取；　　　　在除错信息均已接收完毕后，该除错信息搜集装置产生一开关仿真信号送回单步中断除错装置；　　　　单步中断除错装置依据该开关仿真信号，由一开关次数计数器递增计数一次；　　　　　比较该周期数计数器与开关次数计数器的计数值，若不相等，则单步中断除错装置再度致能ＭＡＳＴＥＲ＿ＯＣ＃信号，通知除错信息搜集装置继续由单步中断除错装置继续抓取已被锁存住的剩余总线周期的除错信息；　　　　若该周期数计数器及开关次数计数器的计数值相等时，单步中断除错装置结束信号的撷取，并把总线控制权交回给待检测计算机。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种计算机的除错系统，特别是指一种PCI总线周期单步中断除错信息自动搜集装置及方法。
技术介绍
一般计算机系统架构中，包括有中央处理器、磁盘装置、输入装置、输出装置、内存等硬件组件，这些组件是藉由总线来达到连结及数据传送、控制的功能。对于一个计算机相关产品的研发人员而言，除错(debug)往往是无可避免、也是相当具挑战性的一项任务。逻辑电路分析仪是技术人员一般惯用的除错分析工具，但是受限于逻辑电路分析仪本身的内存大小，每次所能抓取到的时序数据，就时间长短而言，实际上相当有限。故如何有效设定逻辑电路分析仪的触发条件，使触发点尽可能接近问题真正症结点所在，便成为能否有效缩短除错时间进程相当重要的一个关键。PCI总线(Peripheral Component Interconnect Bus)是目前计算机装置所普遍采用的一种总线架构。针对PCI总线的除错，在本专利技术先前所提出的专利申请案中已揭示了可针对PCI总线周期(PCI Bus Cycle)进行单步中断除错的技术。藉由此一单步中断除错装置的辅助，技术人员可以利用由单步中断除错装置所显示的地址(Address)、数据本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡俊男，
申请(专利权)人：神达电脑股份有限公司，
类型：发明
国别省市：