具有总线周期抑制功能的控制晶片制造技术

一种具有总线周期抑制功能的控制晶片及其抑制电路与方法，运用一总线资源解码电路来判断自第一总线接收的总线周期是否为属于控制晶片的内部总线周期，并将判断结果经逻辑电路的逻辑运算后，输出可供总线桥接电路参考的抑制信号，以抑制内部总线周期传送至第二总线。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种控制晶片，且特别是有关于一种具有总线周期抑制功能的控制晶片及其抑制电路与方法。
技术介绍
在个人电脑的主机板中，除了担任控制中枢的中央处理单元外，更需要配合一控制晶片组，以连接各种不同的界面卡与电脑外围。控制晶片组通常系由北桥晶片与南桥晶片等控制晶片所组成，北桥晶片耦接中央处理单元，用以接收并回应中央处理单元传送的指令，南桥晶片则经由耦接北桥晶片的总线，接收北桥晶片传送的总线周期(bus cycle)，并由南桥晶片内部的桥接电路，转换为连接各种不同的界面卡与电脑外围的总线周期。其中最为普及的用以插置界面卡的总线，是称为外围元件互连(PeripheralComponent Interconnection，简称PCI)总线的一种总线。请参考图1所示，其为现有技术的一种南桥晶片方块示意图。图1中显示，此南桥晶片100经由连接北桥晶片(未绘示)的晶片间总线101接收北桥晶片传送的总线周期，然后传送至LPC桥接电路140、XA桥接电路150、PCI桥接电路160与其它桥接电路170，以支援LPC总线102、XA总线103、PCI总线104与其它总线105等不同总线的指令与资料的传送。此种作法除了当总线周期的标的为连接LPC总线102的第二周期标的(cycle target)120、或连接XA总线103的第三周期标的130时，仍会先行询问是否为PCI总线104的总线周期外，还在总线周期的标的为属于南桥晶片100的内部总线周期的第一周期标的110时，也会将此内部总线周期传送至PCI总线104上，以致耗时又费电。
技术实现思路
有鉴于此，本专利技术提供一种具有总线周期抑制功能的控制晶片及其抑制电路与方法，可将自第一总线所接收的属于控制晶片的内部总线周期，予以抑制而不再传送至控制晶片的第二总线上，使第二总线可以进入闲置(idle)状态，达到省电的目的。为达上述及其他目的，本专利技术提供了一种具有总线周期抑制功能的控制晶片，可将自一第一总线所接收的属于所述控制晶片的内部总线周期，予以抑制而不再传送至所述控制晶片的一第二总线，所述控制晶片包括一总线周期抑制电路，用以自所述第一总线接收一总线周期，且当判断所述总线周期为属于所述控制晶片的内部总线周期时，输出一抑制信号；以及一总线桥接电路，耦接所述总线周期抑制电路，用以依据所述抑制信号，来抑制所述总线周期。根据本专利技术，提供了一种总线周期抑制电路，及应用此总线周期抑制电路的一种具有总线周期抑制功能的控制晶片。此控制晶片可将自第一总线所接收的属于控制晶片的内部总线周期，予以抑制而不再传送至控制晶片的第二总线。此控制晶片除了包括上述的总线周期抑制电路外，还包括一总线桥接电路。其中，总线周期抑制电路用以自第一总线接收一总线周期，且当判断接收的总线周期为属于控制晶片的内部总线周期时，则输出一抑制信号。而总线桥接电路则耦接总线周期抑制电路，用以依据总线周期抑制电路输出的抑制信号，以抑制总线周期的传送。其中，总线周期抑制电路包括总线资源解码电路与逻辑电路。总线资源解码电路用以自第一总线接收总线周期，且当判断总线周期为属于控制晶片的内部总线周期时，输出代表总线周期的一指示信号。而逻辑电路则用以依据一致能设定值及总线资源解码电路输出的指示信号，以输出前述的抑制信号。本专利技术的较佳实施例中，其总线资源解码电路包括I/O资源解码单元、存储器资源解码单元及组态资源解码单元。其中，I/O资源解码单元用以自第一总线接收总线周期，且当判断接收的总线周期为控制晶片的内部I/O总线周期时，输出代表内部I/O总线周期的指示信号。存储器资源解码单元用以自第一总线接收总线周期，且当判断接收的总线周期为控制晶片的内部存储器总线周期时，输出代表内部存储器总线周期的指示信号。而组态资源解码单元则用以自第一总线接收总线周期，且当判断接收的总线周期为控制晶片的内部组态总线周期时，输出代表内部组态总线周期的指示信号。在一实施例中，使用一暂存器来存储所需的致能设定值，并使用包括与门电路与或门电路的逻辑电路，来判断是否致能不同的内部总线周期的抑制功能。在一实施例中，其控制晶片系为南桥晶片，而其第二总线则为南桥晶片的PCI总线。本专利技术另提供一种总线周期抑制方法，可适用于至少具有一第一总线与一第二总线的控制晶片。此总线周期抑制方法包括下列步骤判断自第一总线接收的总线周期是否为属于控制晶片的内部总线周期，且当判断总线周期为属于控制晶片的内部总线周期时，输出一抑制信号；以及依据抑制信号的状态，以抑制接收的总线周期，而不再传送至第二总线。其中，当判断总线周期为控制晶片的内部I/O总线周期、控制晶片的内部存储器总线周期或控制晶片的内部组态总线周期时，则输出上述的抑制信号。其中，并可参考一致能设定值，以输出上述的抑制信号。其中的控制晶片为南桥晶片，而其第二总线则为南桥晶片的PCI总线。由上述的说明中可知，应用本专利技术所提供的一种具有总线周期抑制功能的控制晶片及其抑制电路与方法，则因自第一总线所接收的属于控制晶片的内部总线周期，已可被抑制而不再传送至控制晶片的第二总线，使得第二总线可以进入闲置(idle)的状态，而达到省电的目的。附图说明为使本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特以较佳实施例，并配合所附图式，作详细说明如下图1为显示现有技术的一种南桥晶片方块示意图；以及图2为显示根据本专利技术较佳实施例的一种控制晶片方块示意图。附图中的各个附图标记所代表的含义说明如下100南桥晶片 200控制晶片101晶片间总线201第一总线102LPC总线 202第二总线103XA总线210总线桥接电路104PCI总线 220总线周期抑制电路105其它总线230总线资源解码电路110第一周期标的231I/O资源解码单元120第二周期标的232存储器资源解码单元130第三周期标的233组态资源解码单元140LPC桥接电路 240逻辑电路150XA桥接电路 241暂存器160PCI桥接电路 242、243、244与门电路170其它桥接电路245或门电路具体实施方式如前所述，在现有技术的南桥晶片中，由于属于南桥晶片的内部总线周期，仍会被传送至PCI总线上，以致耗时又费电。此对于十分讲究电池的使用时间的行动装置，例如是笔记型电脑等，实为一大缺点。因此，本专利技术乃提供一种具有总线周期抑制功能的控制晶片及其抑制电路与方法，以达到省电的目的。请参考图2所示，其为根据本专利技术较佳实施例的一种控制晶片方块示意图。图2中显示，此控制晶片200例如是南桥晶片，可经由连接北桥晶片(未绘示)的第一总线201接收北桥晶片传送的总线周期，然后经由总线桥接电路210的转换，以支援例如是PCI总线的第二总线202的指令与资料的传送。除总线桥接电路210外，此控制晶片200还包括一总线周期抑制电路220，如图所示，此总线周期抑制电路220包括具有I/O资源解码单元231、存储器资源解码单元232及组态资源解码单元233的总线资源解码电路230，与具有暂存器241、与门电路242、243和244与或门电路245的逻辑电路240。其中，总线桥接电路210经由第一总线201，接收北桥晶片(未绘示)传送的总线周期，并转换为例如是PCI总线周期的第二总线周期，传送至本文档来自技高网...

【技术保护点】
一种具有总线周期抑制功能的控制晶片，可将自一第一总线所接收的属于所述控制晶片的内部总线周期，予以抑制而不再传送至所述控制晶片的一第二总线，所述控制晶片包括： 一总线周期抑制电路，用以自所述第一总线接收一总线周期，且当判断所述总线周期为属于所述控制晶片的内部总线周期时，输出一抑制信号；以及 一总线桥接电路，耦接所述总线周期抑制电路，用以依据所述抑制信号，来抑制所述总线周期。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭宏益，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]