并行运算处理器制造技术

一种具有多个处理单元的处理器，具有进行指令的解码的译码器，上述各处理单元包括：传送模式存储部，存储了表示从任意的处理单元对该处理单元传送数据的所谓传送模式的值；传送部，在根据上述传送模式决定的处理单元之间进行数据传送；更新部，根据由上述译码器对当前指令的解码结果进行上述传送模式存储部的值的更新。

【技术实现步骤摘要】

本专利技术涉及适用于处理图像数据、声音数据和通信数据等大量数据的并行运算处理器。
技术介绍
近年来，在图像处理、声音处理和通信处理的领域中，广泛应用SIMD(Single Instruction stream Multiple Data streams单指令流多数据流)处理器。SIMD处理器是具有多个处理单元、利用这些处理单元进行并行运算的处理器。在上述SIMD处理器中，为了在图像处理等各种用途下有效地进行处理，重要的是使处理单元之间的数据移动有效地进行。此外，为了进行任意处理单元之间的数据移动，重要的是“网络模式值”的设定方法。“网络模式值”是指对各处理单元，究竟传送哪一个处理单元的数据的所谓“处理单元对处理单元”的传送模式。在现有的SIMD处理器中，不进行任意处理单元间的数据移动，例如，由于使数据移动只限于相邻处理单元之间，所以有时不进行网络模式值的设定。但是，若不能进行任意处理单元间的数据移动，对数据移动就会产生制约，结果，SIMD的应用范围变窄，对各种各样的用途不能充分发挥其性能。此外，即使在进行任意处理单元间的数据移动的情况下，为了使每一个周期自由地进行数据移动，必须在指令操作数中以立即数指定其网络模式(network pattern)值。这里，SIMD处理器安装的处理单元是16个，当欲使用对各处理单元附加的4位处理单元号码来表现网络模式值时，必须对指令操作数指定8位(＝4×16比特)立即数。由于每当传送模式改变时需要将具有8位的立即数的传送指令投入到SIMD处理器中，所以，在现有的SIMD处理器中，不得不加大用于程序化的代码长度。结果，导致用来存储程序的存储器的容量增大。
技术实现思路
本专利技术的目的在于提供一种处理器，在对SIMD处理器进行编程处理时，能够在减小代码长度的同时获得高性能。为了解决上述问题，本专利技术是具有多个处理单元的处理器，具有进行指令的解码的译码器，上述各处理单元是一种处理器，包括存储了表示从任意一个处理单元对该处理单元传送数据的所谓传送模式的值的传送模式存储装置；在根据上述传送模式决定的处理单元之间进行数据传送的传送装置；根据由上述译码器对当前指令的解码结果进行上述传送模式存储装置的值的更新的更新装置。由于本专利技术具有上述结构，可以按照指令对表示传送模式的值进行值的更新，因此，不必在每一次进行数据移动时使用立即数在指令操作数中给出表示传送模式的值，可以减小对SIMD处理器编程时的代码长度。此外，因根据传送模式进行处理单元间的数据传送，故可以在任意处理单元之间进行数据移动。这里，上述各处理单元进而具有由多个寄存器构成的寄存器组，上述数据也可以是寄存器组的各寄存器中存储的值。这里，上述寄存器组根据规定的偏移信号输出任意一个寄存器中存储的数据，上述更新装置的更新包含对表示上述传送模式的值的算术运算，上述偏移信号也可以根据伴随对表示上述传送模式的值的运算的进位或退位而变化。由此，例如，当由多个寄存器构成的寄存器组是由r0～r15的16个寄存器构成时，若设水平方向排列的像素数据存储在r0和r1中，则可以高效率地传送折叠(折り返し)存储的像素。这里，上述更新装置包含算术运算装置和饱和运算装置，上述饱和运算装置判定上述算术运算装置的上述算术运算的结果是否在规定范围之外，若在规定范围之外，则对表示上述传送模式的值进行饱和运算，由上述更新装置更新了的表示上述传送模式的值可以是算术运算的结果或饱和运算的结果中的任意一个。这里，上述更新装置也可以包含输出装置，在上述饱和运算时，当上述表示传送模式的值比上述规定的范围大时，将第1值作为饱和值输出，当比上述规定的范围小时，将第2值作为饱和值输出。这里，上述规定的范围是表示上述处理单元序号的范围，上述第1值是上述处理单元序号的最大值，上述第2值是上述处理单元序号的最小值。由此，可以很好地进行画面端部的FIR(Finite ImpulseResponse有限脉冲响应)滤波运算。这里，上述饱和运算装置也可以进而在上述饱和运算时，接收规定的最大值和最小值的输入，上述规定的范围是由上述输入的规定的最大值和最小值表示的范围，上述第1值是上述规定的最大值，上述第2值是上述规定的最小值。由此，可以对各种大小的像素进行FI R滤波处理等。这里，上述饱和运算装置也可以进而在上述饱和运算时，接收规定的最大值和最小值的输入，上述规定的范围是由上述输入的规定的最大值和最小值表示的范围，上述第1值是由第1式求得的值，上述第2值是由第2式求得的值。由此，可以在画面的端面进行数据的折叠处理，在进行FIR滤波运算等时，可以进一步提高画质。这里，上述寄存器组的各寄存器也可以存储字节大小的数据2个，上述饱和运算装置分别对高位和低位，判断上述算术运算装置的上述算术运算的结果是否在规定范围之外，若在规定的范围之外，则同时执行对高位字节数据的饱和运算和对低位字节数据的饱和运算，上述输出装置输出2个互不相同的饱和值。由此，当高位的字节数据和低位的字节数据超过最大值时，这些值变成互不相同的值。因此，例如，即使红色差和蓝色差存储在1个处理单元的寄存器的高位和低位，也可以将各自的值分配给各处理单元。这里，上述更新装置也可以包含算术运算装置和进行模数算术运算的模数运算装置，上述模数运算装置判断上述算术运算装置的上述算术运算的结果是否在表示上述传送模式的值的范围之外，若在范围之外，则对表示上述传送模式的值进行模数运算，由上述更新装置更新了的表示上述传送模式的值可以是算术运算的结果或模数运算的结果中的任意一个。这里，上述各处理单元也可以进而具有通过对读出偏移值进行模数算术运算使读出偏移值变化的第1变化部和通过对写入偏移值进行模数算术运算使写入偏移值变化的第2变化部，上述寄存器组根据读出偏移值读出任意一个寄存器中存储的数据，根据写入偏移值向任意一个寄存器写入数据。由此，即使不使用立即数指定，也能够实现行列转置。附图说明结合图示了本专利技术的具体实施方式的附图通过下述说明，本专利技术的目的、优点、特征将更加明确。图1是本专利技术的并行运算处理器的整体构成图。图2是处理单元PE0的内部构成图。图3是表示一例运算器单元40的构成的图。图4是表示寄存器序号变换部20的构成的图。图5是连接处理单元间的网络30a的构成图。图6是表示已具体示出图5的选择处理部50的构成的部分网络30a的构成图。图7是网络30a的选择处理部50的构成图。图8是选择信号变换部60的构成图。图9是当PE模式信号是8PE模式时的寄存器偏移选择运算部的动作概略图。图10是当PE模式信号是4PE模式时的寄存器偏移选择运算部的动作概略图。图11是当PE模式信号是8PE模式时的模数运算部的动作的概略图。图12是当PE模式信号是4PE模式时的模数运算部的动作概略图。图13是当PE模式信号是8PE模式时的饱和运算部的动作概略图。图14是当PE模式信号是4PE模式时的饱和运算部的动作概略图。图15是图8的电路图。图16是表示选择处理部50和寄存器序号变换部20的连接的构成图。图17是指令译码器11和处理单元PE0H的构成图。图18是网络选择指令的动作说明图。图19是网络选择指令的动作说明图。图20是网络移位指令(nsfti.a指令)的动作说明图。图21是FIR滤本文档来自技高网...

【技术保护点】
一种具有多个处理单元的处理器，其特征在于：具有对指令进行解码的译码器，所述各处理单元包括：传送模式存储装置，存储了表示从任意的处理单元对该处理单元传送数据的所谓传送模式的值；传送装置，在根据所述传送模式决定的处理单元 之间进行数据传送；更新装置，根据由所述译码器对当前指令的解码结果进行所述传送模式存储装置的值的更新。

【技术特征摘要】
JP 2004-2-16 38210/041.一种具有多个处理单元的处理器，其特征在于具有对指令进行解码的译码器，所述各处理单元包括传送模式存储装置，存储了表示从任意的处理单元对该处理单元传送数据的所谓传送模式的值；传送装置，在根据所述传送模式决定的处理单元之间进行数据传送；更新装置，根据由所述译码器对当前指令的解码结果进行所述传送模式存储装置的值的更新。2.权利要求1记载的处理器，其特征在于表示所述传送模式的值是表示作为传送源的处理单元的序号。3.权利要求2记载的处理器，其特征在于所述各处理单元还具有由多个寄存器构成的寄存器组，所述数据是寄存器组中各寄存器的存储值。4.权利要求3记载的处理器，其特征在于所述寄存器组根据规定的偏移信号输出任意一个寄存器中存储的数据，所述更新装置进行的更新包含对表示传送模式的值实施算术运算，所述偏移信号根据伴随对表示所述传送模式的值的运算的进位或退位而变化。5.权利要求2记载的处理器，其特征在于所述更新装置包含算术运算装置和饱和运算装置，所述饱和运算装置判定所述算术运算装置的所述算术运算的结果是否在规定范围之外，若在规定范围之外，则对表示所述传送模式的值进行饱和运算，由所述更新装置更新后的表示所述传送模式的值是算术运算的结果或饱和运算的结果之一。6.权利要求5记载的处理器，其特征在于所述更新装置包含输出装置，在进行所述饱和运算时，当所述表示传送模式的值比所述规定的范围大时，将第1值作为饱和值输出，当比所述规定的范围小时，将第2值作为饱和值输出。7.权利要求6记载的处理器，其特征在于所述规定的范围是表示所述处理单元序号的范围，所述第1值是所述处理单元序号的最大值，所述第2值是所述处理单元序号的最小值。8.权利要求6记载的处理器，其特征在于所述饱和运算装置进而在进行所述饱和运算时，接收规定的最大值和最小值的输入，所述规定的范围是由所述输入的规定的最大值和最小值表示的范围，所述第1值是所述规定的最大值，所述第2值是所述规定的最小值。9.权利要求6记载的处理器，其特征在于所述饱和运算装置进而在进行所述饱和运算时，接收规定的最大值和最小值的输入，所述规定的范围是由所述输入的...

【专利技术属性】
技术研发人员：田中健，西田英志，星野将史，古田岳志，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]