基于DIF的基-2并行FFT处理器及其处理方法技术

本发明专利技术公开了一种基于DIF的基-2并行FFT处理器及其处理方法，该处理器包括并行FFT输入运算器、旋转因子模块和FFT处理器；所述并行FFT输入运算器包括2M路并行的加减法器、以及用以实现时序同步的延时单元，其中M为非负整数；所述FFT处理器包括2M路并行的FFTIP核；2M路并行的加减法器与2M路并行的FFTIP核一一对应相连；每一路加减法器的输出序列与旋转因子模块中的相应旋转因子相乘后均输入给与自身对应相连的一路FFTIP核；所述延时单元设置在并行FFT输入运算器中的加减法器的输入端、或/和输出端。本发明专利技术所述的基于DIF的基-2并行FFT处理器将长序列分裂成短序列，并由多个FFTIP核并行实现短序列的FFT，线性提高了处理速度和系统吞吐量。

【技术实现步骤摘要】

本专利技术属于信号与信息处理
，涉及一种FFT处理器，尤其涉及一种基于DIF的基-2并行FFT处理器及其处理方法。
技术介绍
FFT在数字信号处理领域有着非常广泛的应用，但长序列FFT运算量很大，实现比较困难。随着高速器件的发展，关于如何快速实现长序列FFT这方面的研究很多，各种各样的实现方法也相继出现。例如使用多个专用芯片来构成并行结构以快速实现长序列FFT,但这种方法是基于专用芯片的，灵活性不足。近年来FPGA器件发展迅速，其可编程重构特性使得它在许多领域得到了越来越广泛的应用。Xilinx公司Virtex-II系列FPGA内部集成了大量专用乘法器(Block Multiplier)、大量块RAM (Block RAM)以及丰富的逻辑门资源，这使得它非常适合实现FFT这种需要大量乘法器、大量块RAM和寄存器的设计。理论上FFT算法有两种，即按时间抽取法DIT(Decimation-In-Time)和按频率抽取法(Decimation-In-Freqency),两种算法没有本质上的区别，只是复数加减法与旋转因子乘法的次序有区别，两种方法的运算量是一样的。但在实现方式上，两本文档来自技高网...

【技术保护点】
一种基于DIF的基?2并行FFT处理器，其特征在于：包括并行FFT输入运算器、旋转因子模块和FFT处理器；所述并行FFT输入运算器包括2M路并行的加减法器、以及用以实现时序同步的延时单元，其中M为非负整数；所述FFT处理器包括2M路并行的FFT?IP核；2M路并行的加减法器与2M路并行的FFT?IP核一一对应相连；每一路加减法器的输出序列与旋转因子模块中的相应旋转因子相乘后均输入给与自身对应相连的一路FFT?IP核；所述延时单元设置在并行FFT输入运算器中的加减法器的输入端、或/和输出端。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄正，
申请(专利权)人：上海华魏光纤传感技术有限公司，
类型：发明
国别省市：