三维存储器件制造技术

本申请提供了一种三维存储器件，包括：衬底，在该衬底上限定有核心区及与核心区相邻的台阶区，核心区可包括第一区域和第二区域，第二区域可位于第一区域与台阶区之间；堆叠层，可位于衬底上，该堆叠层可包括交替堆叠的绝缘层和栅极层；沟道结构，可贯穿位于第一区域的堆叠层；以及第一虚拟沟道结构，可贯穿位于第二区域的堆叠层，该第一虚拟沟道结构在衬底的表面的正投影可为条形轮廓。根据本申请的三维存储器件通过将邻近沟道结构处的常规圆形虚拟沟道结构改进为条形虚拟沟道结构，可改善填充不充分而导致的漏电现象，和/或可改善选择性外延生长层异常的问题，避免引起硅损伤，明显改善了存储器件的性能。

【技术实现步骤摘要】
三维存储器件
本申请涉及半导体
，具体而言，涉及一种具有条形虚拟沟道的三维存储器件。
技术介绍
为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。在三维存储器件中，一般采用栅叠层结构和沟道结构来提供选择晶体管和存储晶体管，采用导电通道形成外围电路与存储单元的互联，采用虚拟沟道结构提供机械支撑。三维存储器件通常包括多个层叠在衬底上的氧化物和氮化物的堆叠层，以及在堆叠层中制作的沟道孔、虚拟沟道孔和沟槽。然而，在沟道孔和虚拟沟道孔的制备过程中，容易出现刻蚀不足(underetch)或选择性外延生长(SelectiveEpitaxialGrowth，SEG)异常的问题，容易导致漏电现象，影响三维存储器件的性能。应当理解，该
技术介绍
部分旨在部分地为理解该技术提供有用的背景。然而，该
技术介绍
部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。
技术实现思路
本申请提供可至少部分地解决现有技术中存在的上述问题的一种三维存储器件。本申请的实施方式旨在提供一种三维存储器件，其可包括：衬底，在该衬底上可限定有核心区及与核心区相邻的台阶区，核心区可包括第一区域和第二区域，第二区域可位于第一区域与台阶区之间；堆叠层，可位于衬底上，该堆叠层可包括交替堆叠的绝缘层和栅极层；沟道结构，可贯穿位于第一区域的堆叠层；以及第一虚拟沟道结构，可贯穿位于第二区域的堆叠层，该第一虚拟沟道结构在衬底的表面的正投影可为条形轮廓。在示例性实施方式中，三维存储器件还可包括第二虚拟沟道结构，该第二虚拟沟道结构可贯穿位于台阶区的堆叠层。在示例性实施方式中，第二虚拟沟道结构在衬底的表面的正投影可为圆形轮廓。在示例性实施方式中，沟道结构在衬底的表面的正投影可为圆形轮廓，且第二虚拟沟道结构的圆形轮廓的直径可大于沟道结构的圆形轮廓的直径。在示例性实施方式中，第一虚拟沟道结构的条形轮廓的宽度尺寸可大于沟道结构的圆形轮廓的直径。在示例性实施方式中，第一虚拟沟道结构的条形轮廓之间的间距可大于沟道结构的圆形轮廓之间的间距。在示例性实施方式中，三维存储器件还可包括多个接触通道，该多个接触通道可位于台阶区，并且各个接触通道分别贯穿至位于台阶区的各个台阶上的栅极层。在示例性实施方式中，多个接触通道与第二虚拟沟道结构在衬底的表面的正投影可不重叠。在示例性实施方式中，三维存储器件还可包括底部选择栅极，底部选择栅极可设置有切口结构，该切口结构在衬底的表面的正投影可为条形轮廓。在示例性实施方式中，切口结构在衬底的表面的正投影可覆盖第一虚拟沟道结构。与现有技术相比，本申请的有益效果主要体现在：1)将沟道结构与虚拟沟道结构交界处的虚拟沟道结构改进为第一虚拟沟道结构，因第一虚拟沟道结构在形成过程中在交界处不易受到应力或电子吸引力的影响而产生尖角现象，因此在后续填充过程中不会产生空隙，从而有效避免因上下两层子线相连导致的漏电现象；2)将核心边缘沟道结构附近的M×N大虚拟沟道结构进一步改进为第一虚拟沟道结构，更有利于去除聚合物，对选择性外延生长层的生长更有利，并且多晶硅牺牲层(SacrificePoly，SACPoly)去除后，不易引起硅损伤。附图说明通过参考附图详细描述本专利技术的示例性实施方式，本专利技术的以上和其他优点和特征将变得更加明显。图1是示出根据本申请的一个实施方式的三维存储器件的部分的剖视图。图2是示出根据本申请的一个实施方式的三维存储器件的部分的顶视示意图。图3是示出根据本申请的另一实施方式的三维存储器件的部分的顶视示意图。具体实施方式现在将在下文中参考附图更全面地描述本专利技术的示例性实施方式，在附图中示出了本专利技术的优选实施方式。然而，本专利技术可以以不同的形式来实施，并且不应被解释为限于本文中阐述的示例性实施方式。相反，提供这些实施方式使得本专利技术将是透彻的和完整的，并将向本领域技术人员充分传达本专利技术的范围。还应当理解，应该理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或者“联接到”另一元件或层时，其可以直接在另一元件或上或者直接连接到另一元件或层，或者在它们之间可以存在元件或层。而当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在介于中间的元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。在整个说明书中，相同的附图标记表示相同的组件。在附图中，为了清楚起见，夸大了层和区域的厚度。本文中所使用的术语仅用于描述特定实施方式的目的，并且不旨在进行限制。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。还应理解的是，当在本说明书中使用时，术语“包括”指定所阐述的特征、区域、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或其群组的存在或添加。此外，可在本文中使用相对术语，诸如“下”或“底”以及“上”或“顶”来描述如图中所示的一个元件与另一元件的关系。应当理解，除了图中描绘的定向之外，相对术语旨在包含设备的不同定向。在示例性实施方式中，当图之一中的设备被翻转时，被描述为在其他元件的“下”侧上的元件将随之被定向在其他元件的“上”侧上。因此，取决于图的特定定向，示例性术语“下”可以包含“下”和“上”两种定向。类似地，当图之一中的设备被翻转时，被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件“上方”。因此，示例性术语“下方”或“下面”可以包含上方和下方两种定向。如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本专利技术所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和本专利技术的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或过于形式化的含义进行解释。如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部的材料可以被图案化或者可以保持未图案化。此外，衬底可以包括各种各样的半导体材料，诸如硅、锗、砷化镓、磷化铟等。可选地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料来制成。如本文所使用的，术语“层”指的是包括具有厚度的区域的材料部分。层可以在整个下层或上层结构之上延伸，或者可以具本文档来自技高网...

【技术保护点】
1.一种三维存储器件，包括：/n衬底，在所述衬底上限定有核心区及与所述核心区相邻的台阶区，所述核心区包括第一区域和第二区域，所述第二区域位于所述第一区域与所述台阶区之间；/n堆叠层，位于所述衬底上，所述堆叠层包括交替堆叠的绝缘层和栅极层；/n沟道结构，贯穿位于所述第一区域的所述堆叠层；以及/n第一虚拟沟道结构，贯穿位于所述第二区域的所述堆叠层，所述第一虚拟沟道结构在所述衬底的表面的正投影为条形轮廓。/n

【技术特征摘要】
1.一种三维存储器件，包括：
衬底，在所述衬底上限定有核心区及与所述核心区相邻的台阶区，所述核心区包括第一区域和第二区域，所述第二区域位于所述第一区域与所述台阶区之间；
堆叠层，位于所述衬底上，所述堆叠层包括交替堆叠的绝缘层和栅极层；
沟道结构，贯穿位于所述第一区域的所述堆叠层；以及
第一虚拟沟道结构，贯穿位于所述第二区域的所述堆叠层，所述第一虚拟沟道结构在所述衬底的表面的正投影为条形轮廓。


2.根据权利要求1所述的三维存储器件，其中，所述三维存储器件还包括第二虚拟沟道结构，所述第二虚拟沟道结构贯穿位于所述台阶区的所述堆叠层。


3.根据权利要求2所述的三维存储器件，其中，所述第二虚拟沟道结构在所述衬底的表面的正投影为圆形轮廓。


4.根据权利要求3所述的三维存储器件，其中，所述沟道结构在所述衬底的表面的正投影为圆形轮廓，且所述第二虚拟沟道结构的圆形轮廓的直径大于所述沟道结构的圆形轮廓的直径。


...

【专利技术属性】
技术研发人员：刘隆冬，肖梦，吴佳佳，郭振，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42