非易失性存储器装置及其制造方法制造方法及图纸

非易失性存储器装置及其制造方法。非易失性存储器装置可以包括半导体基板、层叠结构和源极结构。层叠结构可以形成在半导体基板上。源极结构可以形成在被配置为划分层叠结构的狭缝中。源极结构可以包括密封层、源极衬垫、间隙填充层和源极接触图案。密封层可以形成在狭缝的内壁上。源极衬垫可以形成在密封层的表面和狭缝的底表面上。间隙填充层可以形成在狭缝中。源极接触图案可以形成在狭缝中的间隙填充层上。源极接触图案可以与源极衬垫电连接。

【技术实现步骤摘要】
非易失性存储器装置及其制造方法
各个实施方式总体上可以涉及一种非易失性存储器装置及其制造方法，更具体地，涉及一种可以能够减少由源极线结构的桥接物引起的泄漏电流的非易失性存储器装置及制造该非易失性存储器装置的方法。
技术介绍
尽管仍需要处理大量数据，但电子产品及其体积一直在逐渐减小。因此，可能需要增加半导体存储器装置的集成度以将半导体存储器装置应用于电子产品。为了提高半导体存储器装置的集成度，可以提出具有垂直晶体管结构代替平面晶体管结构的三维非易失性存储器装置。因此，可以需要提供具有高集成度和良好电特性的三维存储器装置。
技术实现思路
在本公开的实施方式中，非易失性存储器装置可以包括半导体基板、层叠结构和源极结构。层叠结构可以形成在半导体基板上。源极结构可以形成在被配置为划分层叠结构的狭缝中。源极结构可以包括密封层、源极衬垫、间隙填充层和源极接触图案。密封层可以形成在狭缝的内壁上。源极衬垫可以形成在密封层的表面和狭缝的底表面上。间隙填充层可以形成在狭缝中。源极接触图案可以形成在狭缝中的间隙填充层上。源极接触图案可以与源极衬垫电连接。在本公开的实施方式中，根据制造非易失性存储器装置的方法，可以在具有源极线区域的半导体基板上形成层叠结构。可以穿过层叠结构形成狭缝。可以在狭缝的内壁上形成密封层。可以在狭缝的底表面和密封层上形成包括导电层的源极衬垫，以使源极线区域与源极衬垫接触。可以在狭缝中形成间隙填充层。可以在狭缝中的间隙填充层上形成源极接触图案。附图说明从以下结合附图的详细描述中，将更清楚地理解本公开的主题的以上和其它方面、特征和优点，在附图中：图1是例示根据各种实施方式的非易失性存储器装置的存储器串的电路图；图2是例示根据实施方式的非易失性存储器装置的立体图；图3、图4、图5、图6、图7和图8是例示根据实施方式的制造非易失性存储器装置的方法的截面图；以及图9是例示根据实施方式的制造非易失性存储器装置的方法的截面图。具体实施方式将参照附图描述各种实施方式。附图是各种实施方式(和中间结构)的示意图。这样，例如由于制造技术和/或公差导致的示例的构造和形状的变化是可以预期的。因此，所描述的实施方式不应被解释为限于本文所示的特定构造和形状，而是可以包括不脱离所附权利要求书所限定的本公开的精神和范围的构造和形状的偏差。本文参考理想实施方式的截面和/或平面示例描述实施方式。然而，这些实施方式不应被解释为限制构思。尽管将示出和描述一些实施方式，但是本领域普通技术人员将理解，可以在不脱离本公开的原理和精神的情况下对这些实施方式进行改变。图1是例示根据各种实施方式的非易失性存储器装置的存储器串的电路图。参照图1，各种实施方式的非易失性存储器装置可以包括存储器单元阵列10。存储器单元阵列10可以包括多个存储器串SR。每个存储器串SR可以包括彼此串联连接的源极选择晶体管SST、多个存储器单元晶体管MC1至MCn和漏极选择晶体管DST。例如，图1示出了一个源极选择晶体管SST和一个漏极选择晶体管DST。另选地，存储器串SR可以包括彼此串联连接的多个源极选择晶体管以及彼此串联连接的多个漏极选择晶体管。存储器串SR可以沿着行方向x和列方向y以矩阵形状布置，以形成存储器单元阵列10。在相同列上的存储器串SR可以连接到相同的位线。相同行上的存储器串SR可以共同连接到相同行上的栅极线SSL、WL1-WLn和DSL。一个存储器串SR中的源极选择晶体管SST、存储器单元晶体管MC1～MCn和漏极选择晶体管DST可以共同地共享一个沟道层。存储器串SR可以布置在位线BL1～BL5与源极线SL之间。栅极线SSL、WL1-WLn和DSL可以层叠在位线BL1-BL5和源极线SL之间。栅极线SSL、WL1-WLn和DSL可以彼此电隔离。源极选择线SSL可以用作源极选择晶体管SST的栅电极。字线WL1-WLn可以用作存储器单元晶体管MC1-MCn的栅电极。漏极选择线DSL可以用作漏极选择晶体管DST的栅电极。字线WL1～WLn可以彼此平行地层叠。源极选择线SSL可以位于字线WL1～WLn下方。漏极选择线DSL可以布置在字线WL1～WLn上方。位线BL1至BL5中的每条可以连接至在相应列方向上布置的存储器串SR的漏极选择晶体管DST。例如，共同连接到一条漏极选择线DSL的存储器串SR可以与不同的位线BL1～BL5连接。因此，当可以选择一条漏极选择线DSL并且可以选择位线BL1～BL5中的任意一条时，可以选择存储器串SR中的任意一个串。源极线SL可以电连接到公共源极线CSL。源极线SL可以向存储器串SR传输施加到公共源极线CSL的驱动电压。可以根据源极选择线SSL的电压电平来选择性地向存储器串SR传输驱动电压。图2是例示根据各种实施方式的非易失性存储器装置的立体图。参照图2，各种实施方式的非易失性存储器装置可以包括层叠结构SGS、源极结构SS和单元插塞PL。半导体基板100可以包括硅基板。半导体基板100可以包括诸如杂质区域之类的源极层110。层叠结构SGS可以包括多条栅极线SSL、WL1-WL4和DSL以及插置于栅极线SSL、WL1-WL4和DSL之间的绝缘层125。栅极绝缘层115可以插置于半导体基板100和层叠结构SGS之间。绝缘夹层130可以形成在层叠结构SGS上。栅极绝缘层115和绝缘夹层130可以包括氧化硅层。绝缘夹层130可以具有大于栅极绝缘层115和绝缘层125的厚度的厚度。与半导体基板100相邻的栅极线SSL可以对应于作为源极选择晶体管SST的栅极的源极选择线。与绝缘夹层130相邻的栅极线DSL可以对应于作为漏极选择晶体管DST的栅极的漏极选择线。源极选择线SSL和漏极选择线DSL之间的栅极线WL1-WL4可以对应于作为存储器单元晶体管MC1-MC4的栅极的字线。源极结构SS可以被配置为将层叠结构SGS划分成均匀的尺寸。例如，尽管在附图中未示出，但是层叠结构SGS可以被源极结构SS划分为块。源极结构SS可以包括穿过绝缘夹层130和层叠结构SGS形成的狭缝152。层叠结构SGS的栅极线SSL、WL1-WL4和DSL和源极层110可以通过狭缝152暴露出来。源极结构SS可以包括形成在狭缝152的内壁上的密封层158。密封层158可以包括氧化硅层。密封层158可以阻挡被开口的栅极线SSL、WL1-WL4和DSL。然而，因为密封层158可以形成在狭缝152的内壁上，所以可以暴露出源极层110。源极结构SS可以进一步包括形成在密封层158的表面和狭缝152的底表面上的源极衬垫(liner)160。源极衬垫160可以包括诸如金属氮化物层之类的导电层。例如，源极衬垫160可以包括氮化钛层、氮化钨层等。源极衬垫160可以具有根据狭缝152的宽度的设置厚度。例如，源极衬垫160的厚度可以是狭缝152的一半宽度的约1％到约30％。源极衬垫160的厚度可以是约到约因本文档来自技高网...

【技术保护点】
1.一种非易失性存储器装置，该非易失性存储器装置包括：/n半导体基板；/n层叠结构，所述层叠结构形成于所述半导体基板上；以及/n狭缝，所述狭缝被配置为划分所述层叠结构；/n源极结构，所述源极结构形成于所述狭缝中，/n其中，所述源极结构包括：/n密封层，所述密封层形成在所述狭缝的内侧壁上；/n源极衬垫，所述源极衬垫形成在所述密封层的表面和所述狭缝的底表面上，所述源极衬垫包括导电层；/n间隙填充层，所述间隙填充层形成于所述狭缝中；以及/n源极接触图案，所述源极接触图案形成于所述狭缝中的所述间隙填充层上并与所述源极衬垫电连接。/n

【技术特征摘要】
20191008 KR 10-2019-01246501.一种非易失性存储器装置，该非易失性存储器装置包括：
半导体基板；
层叠结构，所述层叠结构形成于所述半导体基板上；以及
狭缝，所述狭缝被配置为划分所述层叠结构；
源极结构，所述源极结构形成于所述狭缝中，
其中，所述源极结构包括：
密封层，所述密封层形成在所述狭缝的内侧壁上；
源极衬垫，所述源极衬垫形成在所述密封层的表面和所述狭缝的底表面上，所述源极衬垫包括导电层；
间隙填充层，所述间隙填充层形成于所述狭缝中；以及
源极接触图案，所述源极接触图案形成于所述狭缝中的所述间隙填充层上并与所述源极衬垫电连接。


2.根据权利要求1所述的非易失性存储器装置，其中，所述狭缝将所述层叠结构划分为均匀的尺寸。


3.根据权利要求1所述的非易失性存储器装置，其中，所述半导体基板包括导电的源极线区域，并且所述源极线区域通过所述狭缝暴露出来。


4.根据权利要求3所述的非易失性存储器装置，其中，所述源极衬垫与所述源极线区域相接触。


5.根据权利要求1所述的非易失性存储器装置，其中，所述源极衬垫包括金属氮化物层，所述金属氮化物层包括氮化钛层和氮化钨层中的至少一种。


6.根据权利要求1所述的非易失性存储器装置，其中，所述源极衬垫的厚度为所述狭缝的一半宽度的1％至30％。


7.根据权利要求1所述的非易失性存储器装置，其中，所述间隙填充层包括绝缘层和多晶硅层中的一种。


8.根据权利要求1所述的非易失性存储器装置，其中，所述源极接触图案包括金属层。


9.根据权利要求8所述的非易失性存储器装置，其中，所述源极接触图案具有被配置为与所述源极衬垫相接触的侧壁。


10.根据权利要求1所述的非易失性存储器装置，其中，所述层叠结构包括交替层叠的绝缘层和栅极线。


11.根据权利要求1所述的非易失性存储器装置，该非易失性存储器装置还包括布置在所述层叠结构中的多个单元插塞。


12.根据权利要求11所述的非易失性存储器装置，其中，所述多个单元插塞中的每一个包括：
存储器层，所述存储器层形成于穿过所述层叠结构形成的孔的侧壁上；
沟道层，所述沟道层形成于所述存储器层上；
芯绝缘层...

【专利技术属性】
技术研发人员：朴寅洙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR