非易失性存储器装置及其制造方法制造方法及图纸

非易失性存储器装置及其制造方法。非易失性存储器装置可以包括半导体基板、层叠结构和源极结构。层叠结构可以形成在半导体基板上。源极结构可以形成在被配置为划分层叠结构的狭缝中。源极结构可以包括密封层、源极衬垫、间隙填充层和源极接触图案。密封层可以形成在狭缝的内壁上。源极衬垫可以形成在密封层的表面和狭缝的底表面上。间隙填充层可以形成在狭缝中。源极接触图案可以形成在狭缝中的间隙填充层上。源极接触图案可以与源极衬垫电连接。

【技术实现步骤摘要】
非易失性存储器装置及其制造方法
各个实施方式总体上可以涉及一种非易失性存储器装置及其制造方法，更具体地，涉及一种可以能够减少由源极线结构的桥接物引起的泄漏电流的非易失性存储器装置及制造该非易失性存储器装置的方法。
技术介绍
尽管仍需要处理大量数据，但电子产品及其体积一直在逐渐减小。因此，可能需要增加半导体存储器装置的集成度以将半导体存储器装置应用于电子产品。为了提高半导体存储器装置的集成度，可以提出具有垂直晶体管结构代替平面晶体管结构的三维非易失性存储器装置。因此，可以需要提供具有高集成度和良好电特性的三维存储器装置。
技术实现思路
在本公开的实施方式中，非易失性存储器装置可以包括半导体基板、层叠结构和源极结构。层叠结构可以形成在半导体基板上。源极结构可以形成在被配置为划分层叠结构的狭缝中。源极结构可以包括密封层、源极衬垫、间隙填充层和源极接触图案。密封层可以形成在狭缝的内壁上。源极衬垫可以形成在密封层的表面和狭缝的底表面上。间隙填充层可以形成在狭缝中。源极接触图案可以形成在狭缝中的间隙填充层上。源极接触图案可以与源本文档来自技高网...

【技术保护点】
1.一种非易失性存储器装置，该非易失性存储器装置包括：/n半导体基板；/n层叠结构，所述层叠结构形成于所述半导体基板上；以及/n狭缝，所述狭缝被配置为划分所述层叠结构；/n源极结构，所述源极结构形成于所述狭缝中，/n其中，所述源极结构包括：/n密封层，所述密封层形成在所述狭缝的内侧壁上；/n源极衬垫，所述源极衬垫形成在所述密封层的表面和所述狭缝的底表面上，所述源极衬垫包括导电层；/n间隙填充层，所述间隙填充层形成于所述狭缝中；以及/n源极接触图案，所述源极接触图案形成于所述狭缝中的所述间隙填充层上并与所述源极衬垫电连接。/n

【技术特征摘要】
20191008 KR 10-2019-01246501.一种非易失性存储器装置，该非易失性存储器装置包括：
半导体基板；
层叠结构，所述层叠结构形成于所述半导体基板上；以及
狭缝，所述狭缝被配置为划分所述层叠结构；
源极结构，所述源极结构形成于所述狭缝中，
其中，所述源极结构包括：
密封层，所述密封层形成在所述狭缝的内侧壁上；
源极衬垫，所述源极衬垫形成在所述密封层的表面和所述狭缝的底表面上，所述源极衬垫包括导电层；
间隙填充层，所述间隙填充层形成于所述狭缝中；以及
源极接触图案，所述源极接触图案形成于所述狭缝中的所述间隙填充层上并与所述源极衬垫电连接。


2.根据权利要求1所述的非易失性存储器装置，其中，所述狭缝将所述层叠结构划分为均匀的尺寸。


3.根据权利要求1所述的非易失性存储器装置，其中，所述半导体基板包括导电的源极线区域，并且所述源极线区域通过所述狭缝暴露出来。


4.根据权利要求3所述的非易失性存储器装置，其中，所述源极衬垫与所述源极线区域相接触。


5.根据权利要求1所述的非易失性存储器装置，其中，所述源极衬垫包括金属氮化物层，所述金属氮化物层包括氮化钛层和氮化钨层中的至少一种。


6.根据权利要求1所述的非易失性存储器装置，其中，所述源极衬垫的厚度为所述狭缝的一半宽度的1％至30％。


7.根据权利要求1所述的非易失性存储器装置，其中，所述间隙填充层包括绝缘层和多晶硅层中的一种。


8.根据权利要求1所述的非易失性存储器装置，其中，所述源极接触图案包括金属层。


9.根据权利要求8所述的非易失性存储器装置，其中，所述源极接触图案具有被配置为与所述源极衬垫相接触的侧壁。


10.根据权利要求1所述的非易失性存储器装置，其中，所述层叠结构包括交替层叠的绝缘层和栅极线。


11.根据权利要求1所述的非易失性存储器装置，该非易失性存储器装置还包括布置在所述层叠结构中的多个单元插塞。


12.根据权利要求11所述的非易失性存储器装置，其中，所述多个单元插塞中的每一个包括：
存储器层，所述存储器层形成于穿过所述层叠结构形成的孔的侧壁上；
沟道层，所述沟道层形成于所述存储器层上；
芯绝缘层...

【专利技术属性】
技术研发人员：朴寅洙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR