背面金属化工艺的监控方法技术

本申请公开了一种背面金属化工艺的监控方法，包括如下步骤：获得半导体基板的体电阻，半导体基板具有相对的第一表面和第二表面，半导体基板包括衬底，衬底具有相对的正面和背面，且衬底的背面作为半导体基板的第二表面；在第二表面的预设位置处形成多个背面电极，且相邻背面电极之间彼此分离；分别获得半导体基板的第一表面与至少一个背面电极之间的测试电阻；根据测试电阻与体电阻，获得相应的背面电极与半导体基板之间的接触电阻。本申请公开的监控方法，能够缩短背面金属化工艺的监控周期、提高测试效率，同时还可以降低工艺成本以及新品研发成本。

【技术实现步骤摘要】
背面金属化工艺的监控方法
本专利技术涉及半导体器件制造领域，更具体地，涉及一种背面金属化工艺的监控方法。
技术介绍
在半导体器件中，对于在芯片背面设有电极的器件来说，当器件的正面工艺加工完成后，一般需要进行衬底背面减薄以及背面金属化(简称“背金”)工艺以形成背面电极。背面金属化工艺对背面电极的电特性、尤其是背面电极与衬底的接触电阻会产生重要影响，因此，可以通过测试背面电极与衬底之间的接触电阻以对背面金属化工艺进行监控。在现有技术中，背面电极与衬底之间的接触电阻是在划片以获得单颗芯片后对单颗芯片进行测试才得出的，有些情况下甚至需要对芯片进行封装后才能进行测试。而在新产品设计与投产过程中，由于需要根据监控结果对背面金属化工艺进行反复调试，如果在将芯片制成、划片甚至封装之后再进行测试，不仅测试周期长，而且如果测试得到的接触电阻表明背面金属化工艺不达标，就会造成该批芯片的报废，提高了成本。因此，希望提供一种改进的背面金属化工艺监控方法，在缩短测试周期、提高测试效率的同时还可以降低成本。
技术实现思路
有鉴于此，本专利技术提供了一种背面金属化工艺的监控方法，能够在缩短测试周期、提高测试效率的同时降低成本。为实现上述目的，本专利技术提供的背面金属化工艺的监控方法，包括如下步骤：获得半导体基板的体电阻，半导体基板具有相对的第一表面和第二表面，半导体基板包括衬底，衬底具有相对的正面和背面，且衬底的背面作为半导体基板的第二表面；在第二表面的预设位置处形成多个背面电极，且相邻背面电极之间彼此分离；分别获得半导体基板的第一表面与至少一个背面电极之间的测试电阻；根据测试电阻与体电阻，获得相应的背面电极与半导体基板之间的接触电阻。进一步地，每个背面电极与半导体基板的第二表面具有相应的预设接触面积。进一步地，半导体基板作为待测晶圆的监控片，待测晶圆用于形成多个芯片；多个背面电极在第二表面上的分布对应于多个芯片在待测晶圆上的分布，且背面电极与对应的芯片的尺寸一致。进一步地，衬底的正面作为半导体基板的第一表面；或者半导体基板还包括位于衬底正面的外延层，外延层的表面作为半导体基板的第一表面。进一步地，还包括形成掺杂区的步骤，该掺杂区自半导体基板的第一表面向半导体基板内延伸。进一步地，控制体电阻与接触电阻的数量级相同或者控制体电阻小于接触电阻。进一步地，监控方法还包括在半导体基板的第一表面形成正面金属层的步骤，基于正面金属层获得体电阻和测试电阻。进一步地，形成多个背面电极的步骤包括：在半导体基板的第二表面形成背面金属层；以及图案化背面金属层，以将背面金属层分隔为多个背面电极。进一步地，获得半导体基板的体电阻的步骤包括：在图案化背面金属层之前，将电阻测试设备的探针与背面金属层接触，将电阻测试设备的测试台面与半导体基板的第一表面接触，通过探针与测试台面向半导体基板施加测试电压；获得探针与测试台面之间的测试电流；以及根据测试电压与测试电流获得半导体基板的体电阻。进一步地，形成多个背面电极的步骤包括：在半导体基板的第二表面上设置掩模；经掩模在半导体基板的第二表面形成背面金属层；以及去除掩模，得到位于第二表面上的多个背面电极。本专利技术提供的背面金属化工艺的监控方法，通过在半导体基板的第二表面的预设位置上设置多个彼此分离的背面电极，从而可以获得预设位置对应的接触电阻，不仅提高了测试效率，而且还可以得到相应接触电阻在整个半导体基板上的分布情况，从而可以对背面金属化工艺做出准确评价。并且，上述监控方法无需进行划片、封装，甚至不必要完成全部的芯片制造工艺，而是可以根据测试目的灵活选择适宜的半导体基板、对其进行掺杂以及制作多个背面电极，因此能够在缩短测试周期的前提下降低测试成本，尤其是在新产品设计与投产过程，该监控方法可以极大的降低试错成本。通过以该半导体基板作为待测晶圆的监控片，并将背面电极的分布和尺寸对应于芯片在待测晶圆上的分布和尺寸，可以准确获得待测晶圆中芯片衬底与背面电极之间的接触电阻，提高测试结果的准确性。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本专利技术的一些实施例，而非对本专利技术的限制。图1为本专利技术第一实施例的半导体基板的背面结构示意图。图2为沿图1中AA线所截的截面图。图3为获得半导体基板的体电阻的方法示意图。图4为获得背面电极与衬底的接触电阻的方法示意图。图5为本专利技术第二实施例的半导体基板的截面图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。结合图1至图4所示，本专利技术第一实施例提供一种背面金属化工艺的监控方法，具体包括如下步骤：获得半导体基板210本身的电阻(为方便说明，以下将此电阻称为“体电阻”；)分别获得半导体基板210的第一表面201与至少一个背面电极221之间的电阻(为方便说明，以下将此电阻称为“测试电阻”)；根据上述体电阻和测试电阻，获得相应的背面电极221与半导体基板210之间的接触电阻。如图1与图2所示，半导体基板210具有相对的第一表面201与第二表面202，半导体基板210包括衬底211以及外延层212。其中，衬底211具有相对的正面和背面，且衬底211的背面作为半导体基板210的第二表面202。外延层212位于衬底211的正面上，外延层212的表面作为半导体基板210的第一表面201。在本实施例中，多个背面电极221经背面金属化工艺分别形成在半导体基板210的第二表面202的预设位置上，相邻背面电极221彼此之间彼此分离，且每个背面电极221与半导体基板210的第二表面202具有相应的预设接触面积。在一些具体的实施例中，形成多个背面电极221的步骤包括：在半导体基板210的第二表面202上形成如图3所示的背面金属层220、图案化背面金属层220以将背面金属层220分隔为多个背面电极221。具体地，可以先对衬底211背面进行减薄，然后例如采用沉积工艺形成全覆盖衬底211背面的背面金属层220，接着采用光刻、刻蚀的方法去除部分背面金属层220，剩余的背面金属层220作为背面电极221，其中，多个背面电极221彼此相互分离。在另一些具体的实施例中，形成多个背面电极221的步骤包括：在半导体基板210的第二表面202上设置掩模(未图示)、经掩模在半导体基板210的第二表面202形多个背面电极211。具体地，可以先对衬底211背面进行减薄，然后将掩模固定在衬底211背面，或者在衬底211背面上形成掩模，之后采用溅射工艺在衬底211背面以及掩模上本文档来自技高网...

【技术保护点】
1.一种背面金属化工艺的监控方法，包括如下步骤：/n获得半导体基板的体电阻，所述半导体基板具有相对的第一表面和第二表面，所述半导体基板包括衬底，所述衬底具有相对的正面和背面，且所述衬底的背面作为所述半导体基板的第二表面；/n在所述第二表面的预设位置处形成多个背面电极，且相邻所述背面电极之间彼此分离；/n分别获得所述半导体基板的第一表面与至少一个所述背面电极之间的测试电阻；/n根据所述测试电阻与所述体电阻，获得相应的所述背面电极与所述半导体基板之间的接触电阻。/n

【技术特征摘要】
1.一种背面金属化工艺的监控方法，包括如下步骤：
获得半导体基板的体电阻，所述半导体基板具有相对的第一表面和第二表面，所述半导体基板包括衬底，所述衬底具有相对的正面和背面，且所述衬底的背面作为所述半导体基板的第二表面；
在所述第二表面的预设位置处形成多个背面电极，且相邻所述背面电极之间彼此分离；
分别获得所述半导体基板的第一表面与至少一个所述背面电极之间的测试电阻；
根据所述测试电阻与所述体电阻，获得相应的所述背面电极与所述半导体基板之间的接触电阻。


2.根据权利要求1所述的监控方法，其中，每个所述背面电极与所述半导体基板的第二表面具有相应的预设接触面积。


3.根据权利要求2所述的监控方法，其中，所述半导体基板作为待测晶圆的监控片，所述待测晶圆用于形成多个芯片；
多个所述背面电极在所述第二表面上的分布对应于多个所述芯片在所述待测晶圆上的分布，且所述背面电极与对应的所述芯片的尺寸一致。


4.根据权利要求3所述的监控方法，其中，所述衬底的正面作为所述半导体基板的第一表面；或者
所述半导体基板还包括位于所述衬底正面的外延层，所述外延层的表面作为所述半导体基板的第一表面。


5.根据权利要求4所述的监控方法，其中，还包括形成掺杂区的步骤，所述掺杂区自所述半导体基板的第一表面向所述半导体基板内延伸。

<...

【专利技术属性】
技术研发人员：韦仕贡，马兰秀，张彦秀，常国，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：北京;11