芯片硬件上利用多重异步时钟的除错支持单元及除错方法技术

本发明专利技术是关于一种连接一除错器与一欲除错系统的除错支持单元，其中上述的除错器是使用一测试时钟，上述的欲除错系统是使用一个或多个运作时钟。此除错支持单元使用该测试时钟与该除错器相连通讯的一测试时钟单元与一个或多个系统时钟单元，每一个系统时钟单元是对应至上述的一个或多个运作时钟，并且与该欲除错系统和该测试时钟单元相连通讯。其中上述的一个或多个系统时钟单元与此欲除错系统通讯时使用相对应的运作时钟，上述的一个或多个系统时钟单元与此测试时钟单元通讯时使用上述的测试时钟。

【技术实现步骤摘要】

本专利技术涉及一种芯片硬件上的支持单元(supportunits)，尤其是一种芯片硬件上利用多重异步时钟的除错支持单元。
技术介绍
数字信号处理(DSP，Digital Signal Processing)技术通常指电子信号的数字呈现的检查与处理过程。利用数字信号处理技术进行处理的电子信号通常是真实世界声音与/或影像的数字呈现。数字信号处理器是已对数字信号处理作最佳化处理的特殊用途微处理器，其通常用于处理实时数字信号，如配合一实时操作系统(RTOS，Real-Time Operating System)进行作业。所谓的实时操作系统是为一种可同时接受多个工作并加以处理的操作系统。该种操作系统通常会对上述所接收的工作排定其优先级，并可允许具有较高优先权的工作插断较低优先权的工作。另外，该种实时操作系统通常对于内存的管理方式是尽可能减少内存单元被某一特定工作锁定的时间以及减少内存单元被锁定的区域大小。当多个工作同时试图存取同一内存区块的机会减少后，即可允许上述多个工作异步化地执行。数字信号处理器一般被运用于嵌入式(embedded)系统。所谓的嵌入式系统通常是指一种整合于一较大装置的特本文档来自技高网...

【技术保护点】
一种除错支持单元以连接一除错器与一欲除错系统，该除错器是使用一测试时钟，该欲除错系统是使用一个或多个运作时钟，其特征在于，该除错支持单元包含：一测试时钟单元，该测试时钟单元是使用该测试时钟与该除错器相连通讯；以及一个或多个系 统时钟单元，每一个该系统时钟单元是对应至该一个或多个运作时钟，并且与该欲除错系统和该测试时钟单元相连通讯，其中上述的一个或多个系统时钟单元与该欲除错系统通讯时使用相对应的该运作时钟，该一个或多个系统时钟单元与该测试时钟单元通讯时使用 该测试时钟。

【技术特征摘要】
US 2005-1-14 11/036,4451.一种除错支持单元以连接一除错器与一欲除错系统，该除错器是使用一测试时钟，该欲除错系统是使用一个或多个运作时钟，其特征在于，该除错支持单元包含一测试时钟单元，该测试时钟单元是使用该测试时钟与该除错器相连通讯；以及一个或多个系统时钟单元，每一个该系统时钟单元是对应至该一个或多个运作时钟，并且与该欲除错系统和该测试时钟单元相连通讯，其中上述的一个或多个系统时钟单元与该欲除错系统通讯时使用相对应的该运作时钟，该一个或多个系统时钟单元与该测试时钟单元通讯时使用该测试时钟。2.根据权利要求1所述的除错支持单元，其特征在于，其中上述的每一个该系统时钟单元还与该除错器相连通讯，该一个或多个系统时钟单元与该欲除错系统通讯时使用相对应的该运作时钟，该一个或多个系统时钟单元与该除错器通讯时使用该测试时钟。3.根据权利要求1所述的除错支持单元，其特征在于，其中还包含一个或多个时钟切换单元，每一个该时钟切换单元是对应至该一个或多个运作时钟，每一个该时钟切换单元是与该测试时钟单元与其所对应的该系统时钟单元相连通讯，当每一个该系统时钟单元与该测试时钟单元通讯时，每一个该系统时钟单元所对应的该时钟切换单元送出一时钟信号至所对应的该系统时钟单元，当每一个该系统时钟单元与该欲除错系统通讯时，该时钟信号是为该系统时钟单元所对应的运作时钟。4.根据权利要求1所述的除错支持单元，其特征在于，其中上述的欲除错系统为一数字信号处理器。5.根据权利要求1所述的除错支持单元，其特征在于，其中上述的欲除错系统、...

【专利技术属性】
技术研发人员：依佛托塞克，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]