产生等同于现场可编程门阵列的结构化专用集成电路的方法技术

作为产生功能上等同于已经被编程执行用户的逻辑设计的ＦＰＧＡ的结构化ＡＳＩＣ的一部分，编译已经为ＡＳＩＣ实现所准备的那个设计被转换为结构化ＡＳＩＣ的物理布局。这个物理布局的产生兑现用户提供的定时约束条件，并且也保持功能上等同于参考的编程ＦＰＧＡ。可以由产生的物理布局制造结构化ＡＳＩＣ。

【技术实现步骤摘要】

本专利技术涉及专用集成电路(ASIC)，且更具体地涉及一种类型的专用集成电路，其有时被称为结构化专用集成电路。
技术介绍
Schleicher等人在2005年4月1日提交的美国专利申请11/097633(案卷编号174/389)示出了多种方法，用于和用户的逻辑设计一起使用，从而产生数据，该数据能用于在被编程现场可编程门阵列(FPGA)和结构化ASIC中产生用户逻辑设计的功能等同的实现方案。(Schleicher等人的参考文献在此通过引用全部并入。)例如，对于FPGA，Schleicher等人的参考文献示出了操作用户的逻辑设计、从而产生用于编程FPGA以实现该逻辑设计的数据的一连串步骤。对于结构化ASIC，Schleicher等人的参考文献示出了操作用户的逻辑设计、从而产生该参考文献称为交接(handoff)设计文件的一连串步骤。这是些设计文件，用于严密地指定在结构化ASIC中如何实际实现用户的逻辑设计，以便帮助确保这个实现方案和同一用户逻辑设计的FPGA实现方案在功能上等同。但是应认识到，需要在这些交接设计文件上完成额外的工作，以便将它们转化成为控制结构化ASIC的产生所需的最终数据。这种额外工作在Schleicher等人的参考文献中被称为结构化ASIC设计过程的后端，这就是本专利技术的主题。和在Schleicher等人的参考文献中一样，本专利技术的重要目标是(1)保持所得结构化ASIC与实现同一用户逻辑设计的FPGA之间高度可靠的功能等同性；(2)高效利用结构化ASIC的资源；和(3)快速完成后端任务，以便于所完成结构化ASIC产品的即时可用性。专利
技术实现思路
根据本专利技术，产生功能上等同于FPGA(该FPGA被编程以实现用户的逻辑设计)的结构化ASIC的物理布局的方法包括由FPGA电路块的结构化ASIC等同方案的物理布局库，检索存在于网表(netlist)中的各种电路块的物理布局，该网表对应于用户的逻辑设计的结构化ASIC实现方案。检索到的电路块的物理布局被放置在结构化ASIC的模板上。物理布局块之间的互连根据网表而被布置在结构化ASIC模板上。可执行本专利技术方法的至少某些步骤，从而与用户所提供的一个或多个定时约束条件一致。所述方法可包括添加电路到网表，以便在制造之后测试结构化ASIC。所述方法可包括下列的任何一个或多个步骤串扰关闭、天线关闭、定时优化、设计规则检查、布局与原理图比较检查(layoutvs schematic checking)以及静态定时分析。通过附图和以下的详细描述，本专利技术的其他特征、其性质及各种优点将更加明显。附图说明 图1是根据本专利技术方法的说明性实施例的简化流程图。图2a和2b一起构成了一个简化的流程图，其更详细示出了图1一部分的说明性实施例 图3是一个简化流程图，其更详细示出了图1另外一部分的说明性实施例。图4是根据本专利技术的一个可能方面的说明性机器可读介质的简化框图。具体实施例方式图1所示的一些单元重复或者概括表示上述Schleicher等人的参考文献中示出的单元。例如，流程单元50概括表示Schleicher等人的参考文献的图6、7a、7b其中任一图内导致产生交接设计文件860的步骤，而流程单元52和54概括表示Schleicher等人的参考文献中交接设计文件860的重要方面。(在本说明书中术语“客户”有时被用作用户的同义词。)因此这里的流程52和54反映了这样的事实Schleicher等人的参考文献中的交接设计文件优选包括(1)用户的逻辑设计的网表(例如Verilog网表)，其面向该设计的结构化ASIC实现方案；(2)来自用户的逻辑设计的定时约束条件。图1中的几个流程单元(即单元20、30、32、40和42)与这样的资源相关所述资源能够(并且最好是)在接收任何特定的用户逻辑设计的交接设计文件(即Schleicher等人的参考文献中的860，本说明书中是52/54)之前，被准备好。这是些被用来方便产生这样的结构化ASIC的资源该结构化ASIC将在功能上等同于FPGA，该FPGA实现由交接设计文件52/54所表示的任何用户逻辑设计。在本段落中所述资源是仅需要开发一次的库资源(虽然可随着时间对这些库资源进行改进和/或增加)。现在将更详细描述这些单元。单元20是各种类型的电路块的一个列表，所述电路块可用在用户的逻辑设计中。这些电路块包括逻辑单元21、存储块22、输入/输出(IO或称I/O)块23、锁相环(PLL)块24、及缓冲器单元25。应该理解的是这个列表仅仅是示例性的，并且如果需要的话，尚可包括其他类型的块。举例来说，可包括的其他类型的块是延迟锁定环(DLL)块、数字信号处理(DSP)块，等等。对于用户可能在用户逻辑设计中利用的每个块20，已经事先开发了至少一个结构化ASIC配置30。用户在用户的逻辑设计的FPGA实现方案中可能利用的某些类型的块基本上可在相关的结构化ASIC中复制。例如，对于存储块22、IO块23、PLL块24和缓冲器单元25来说即可能如此。因此举例来说，对于在FPGA上设置的每一种类型的存储块22，已开发了该类型的存储块的至少一个结构化ASIC配置30。对于每一种类型的FPGA IO块23、每一种类型的FPGA PLL块24、和每一种类型的FPGA缓冲器单元25也是这样。在每一种情况下，至少一个功能上等同(通常结构上类似)的结构化ASIC等同配置30已经被开发出来。结合前述内容，应该注意的是配置30可能需要包括几种不同形式的前述段落讨论的某些类型的块。例如，基于其在最终产品上的位置，IO块23可能有所不同(例如，该块是在器件的左侧、右侧、顶部或是底部)。在其FPGA形式中，IO块23可具有各种可编程的方案(例如IO块中的寄存器是否被使用，它是否是输入或输出块等等)。配置30优选包括IO块变化形式的所有这些可能组合的结构化ASIC实现方案。关于这一点的另一例子是，存储块22可以以几种不同的大小存在。此外，在其FPGA形式中，这些存储器功能中的至少一个功能在某些方面可以是可编程的(例如存储器是单端口或双端口、是输入总线的宽度或输出总线的宽度等等)。同样，配置30优选包括其需要支持的所有这些存储块大小和功能组合的结构化ASIC实现方案。作为又一例子，在其FPGA形式中，举例来说，PLL块24可能关于其所提供的延迟量是可编程的。配置30优选包括其需要支持的所有这些可能的PLL块的结构化ASIC实现方案。对于缓冲器单元25也是这样，所述缓冲器单元在FPGA形式中关于强度是可编程的。因为本专利技术的“目标”器件是结构化ASIC，所以这些器件总是包括相同的基本模板电路。对于在前两段中讨论的电路块类型，这个模板电路在各种固定的位置包括被认为是合适数目的这些各种类型的块的实例(instance)的基本电路。例如，这个结构化ASIC模板电路可沿着模板的左侧包括一个或多个类型的IO块23的基本电路，沿着器件的顶部包括更多个这些块23的基本电路，等等。结构化ASIC模板电路可类似地在模板中的固定位置包括几种类型的存储块22的几个实例的基本电路。在其FPGA形式中可编程的这些方案(以及其他类似的“非逻辑”块如块24和25)通过适当地定制仅仅几个用于制造结构化ASIC的掩模，本文档来自技高网...

【技术保护点】
一种产生结构化ＡＳＩＣ的物理布局的方法，该结构化ＡＳＩＣ在功能上等同于被编程以实现用户逻辑设计的ＦＰＧＡ，所述方法包括：　　　　对于网表中的每个电路块，从库中检索该电路块的结构化ＡＳＩＣ物理布局，所述网表对应于所述用户逻辑设计的结构化ＡＳＩＣ实现方案；　　　　将所述块的所述物理布局放置在结构化ＡＳＩＣ模板上；和　　　　根据所述网表，在所述结构化ＡＳＩＣ模板上布置所述块的所述物理布局之间的互连。

【技术特征摘要】
US 2005-5-31 11/141,9411.一种产生结构化ASIC的物理布局的方法，该结构化ASIC在功能上等同于被编程以实现用户逻辑设计的FPGA，所述方法包括对于网表中的每个电路块，从库中检索该电路块的结构化ASIC物理布局，所述网表对应于所述用户逻辑设计的结构化ASIC实现方案；将所述块的所述物理布局放置在结构化ASIC模板上；和根据所述网表，在所述结构化ASIC模板上布置所述块的所述物理布局之间的互连。2.根据权利要求1所述的方法，进一步包括在执行所述检索、放置、布置至少其中之一的至少某个方面时，遵守所述用户提供的至少一个定时约束条件。3.根据权利要求1所述的方法，进一步包括将电路添加到所述网表，以便在制造之后测试所述结构化ASIC。4.根据权利要求2所述的方法，其中对于至少一个电路块，所述库包含一个关联定时模型，且其中对于这个电路块，所述检索包括还检索所述关联定时模型。5.根据权利要求4所述的方法，其中所述遵守包括使用所述关联定时模型。6.根据权利要求1所述的方法，进一步包括检查所述结构化ASIC的所述物理布局的串扰可能性。7.根据权利要求1所述的方法，进一步包括检查所述结构化ASIC的所述物理布局的天线可能性。8.根据权利要求1所述的方法，进一步包括使所述结构化ASIC的所述物理布局服从定时优化。9.根据权利要求1所述的方法，进一步包括检查所述结构化ASIC的所述物理布局的设计规则违反情况。10.根据权利要求1所述的方法，进一步包括使所述结构化ASIC的所述物理布局服从静态定时分析。11.以机器可读指令编码的机器可读介质，所述指令用于执行权利要求1所述的方法。12.一种...

【专利技术属性】
技术研发人员：陈金彬，蔡家庆，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US[美国]