数据采集装置制造方法及图纸

一种数据采集装置，用于采集芯片内部模块的输出数据，具有至少一个数据采集模块，所述数据采集模块包括：多个输入端口，用于输入所采集的芯片内部模块的输出数据；复用模块，对从所述多个输入端口输入的所采集的芯片内部模块的输出数据进行多路复用；控制模块，对所述复用模块进行控制以输出一路数据，所述数据采集模块还具有用于采集芯片内电路状态数据的芯片内电路状态采集输入端口，所述控制模块对所述复用模块进行控制使得所述复用模块对所述多个输入端口的输入的芯片内部模块的输出数据以及所述芯片内电路状态采集输入端口输入的芯片内电路状态数据进行多路复用，所采集的芯片内部模块的输出数据以及芯片内电路状态数据共用所述至少一个数据采集模块。

【技术实现步骤摘要】

本专利技术涉及一种数据采集装置，用于采集芯片内部原本不可见的数据以及电路状态数据，提高芯片验证的效率。
技术介绍
SoC(片上系统)技术已经成为当今超大规模集成电路的发展趋势，它将原来由许多芯片完成的功能，集中到一块芯片中完成。但SoC不是各个芯片功能的简单叠加，而是从整个系统的功能和性能出发，用软硬结合的设计和验证方法，利用IP复用及深亚微米技术，在一个芯片上实现复杂的功能。虽然SoC技术可为设计更加复杂的产品提供高效的解决方案，缩短微电子产品的上市时间，但由于SoC芯片的规模较大，功能复杂，增加了设计过程中的仿真验证工作的难度。在验证的过程中，如果FPGA或者ASIC的测试不能正常工作，一般需要经过两步来定位和分析错误首先，利用硬件仿真(emulation)系统定位产生错误的模块以及时间点；然后利用软件仿真(simulation)系统对产生错误的模块进行具体的分析。软件仿真系统具有电路状态全可见(full visibility)的特点，能对电路进行彻底地分析，故对功能模块进行的最终分析是用它来完成的。但是，软件仿真系统有一个致命的弱点就是其运行速度只有硬件仿真系统的几百甚至几千分之一。因此，结合硬件仿真与软件仿真，充分利用两者的优势是目前最好的解决方案。本领域中已知的一种解决方案如下所述首先，设计数据采集模块(BIP，即内建探针(built in probe)，其作用为把待测设计内部功能模块的输出数据导出)以及电路状态扫描电路(扫描链(scan chain)，其作用为把待测设计在某时刻的电路状态(包括寄存器的值与相关存储器的值)导出)；接着，在硬件仿真系统上运行测试项目，用数据采集模块导出待测设计各功能模块的输出数据，把这些输出数据与标准的输出数据进行比较即可获知产生错误的功能模块与时间点；硬件仿真系统运行测试项目时，电路状态扫描电路把特定时刻的电路状态导出并通过数据上传通道上传到外部存储器；最后，选择发生错误前的某个时刻的电路状态并将其导入软件仿真系统，使软件仿真系统处于该时刻与硬件仿真系统相同的电路状态，然后，驱动软件仿真系统运行测试项目极小的一部分即可重现硬件仿真系统上发生的错误，再充分利用软件仿真的全可见特征对待测设计进行具体分析。与把整个测试项目在软件仿真系统上进行测试的运行时间相比，这只是一小段时间，这种验证的方法兼具硬件仿真的高效与软件仿真的全可见性两个优点。在此，以MPEG解码芯片作为待测设计对数据采集模块进行介绍。参考图1，示出了MPEG解码芯片的简化框图以及其中需要观测的节点的示意图。在MPEG解码芯片中，TS(传输流)数据流经过解复用模块(DEMUX)11被分解成音频与视频数据流并存放于存储器(Memory)12中；视频数据流经过视频解码模块(VPU)13以及电视编码模块(TV Encoder)14处理后送到数模转换模块(DAC)15进行数模转换；音频数据流经音频解码模块(APU)16解码后得到pcm格式的音频数据或者spdif格式的数字音频数据。为了在芯片验证的过程中确定发生错误的模块以及时间点，需要把所述的各模块的输出数据导出并与标准输出数据进行比较，这就需要在图示的需要观测的节点位置把数据引出，如probe1、probe2、probe3、probe4、probe5所示之处。参考图2，示出了现有数据采集模块的简化硬件框图。数据采集模块(BIP)20包括复用模块(MUX)21、第一至第五数据转换模块211～215、缓存(FIFO)22、USB(通用串行总线)控制模块23以及控制模块(control)24。复用模块21设有五个输入口，probe1～probe5通过第一至第五数据转换模块与所述的五个输入口连接，第一至第五数据转换模块把probe1～probe5的输入数据转换成统一的数据格式(这里的数据格式由系统设计要求定义)；用户可根据软件的配置通过控制模块24选择其中的一路数据作为复用模块21的输出；复用模块的输出与缓存22的输入连接；缓存22的输出端与USB控制模块23连接，USB控制模块23的作用在于把收到的数据转换成符合USB标准的数据格式；控制模块24控制复用模块21、缓存22以及USB控制模块23。数据采集模块20根据软件配置选择probe1～probe5中的一路数据通过USB上传到外部存储器。这里仅仅列举出使用了五个数据转换模块以及使用USB。但是，本领域中已知的是可以采用任意数量的数据转换模块连接任意数量的probe输入，也可以采用其它的传输格式，例如通过LAN、无线LAN、红外线、蓝牙、任何无线传输协议、光纤输出、并行端口输出、IEEE1394等等。另外，实际上数据转换模块并不是必需的，各probe可以直接输入到复用模块。现有技术中，电路状态扫描电路与数据采集模块用不同的数据上传通道上传数据(有关电路状态扫描技术的具体内容可参考台湾大学电机工程研究所研究生吕东荣的论文——《A Snapshot Method to Provide Full Visibility forFunctional Debugging Using FPGA》)。现有技术中，除电路状态扫描电路的数据上传通道外，只有一路数据上传通道可供上传待测设计内部各功能模块的输出数据，对于内部功能模块较多的设计，在多数情况下，硬件仿真系统需要经过多次重复地运行同一测试节目才能定位发生错误的模块和时间点，这不利于缩短芯片验证的周期。若采用多重间隔拍照技术(间隔一定时间就对电路的状态进行一次扫描，即multi-snapshot)，一般只需要在一次测试节目的运行中进行间隔扫描即可，在该测试节目另外几次重复的运行过程中，电路状态扫描电路的数据上传通道一直得不到利用；另外，由于导出的每一路数据的数据量都比较大(包括scanchain)，数据采集模块20以及电路状态扫描电路的输出数据都是通过特定的接口(例如USB)分别上传到两台PC，一路数据对应一台PC，显然，从硬件成本以及数据上传通道的充分利用来看，电路状态扫描电路独占一条数据上传通道显得非常浪费。
技术实现思路
鉴于此，需要设计一种新的数据采集装置，兼具高效与应用灵活的优点，能充分发挥软、硬件仿真结合的优势，并且能同时降低硬件成本。本专利技术提供一种数据采集装置，用于采集芯片内部模块的输出数据，具有至少一个数据采集模块，所述数据采集模块包括 多个输入端口，用于输入所采集的芯片内部模块的输出数据；复用模块，对从所述多个输入端口输入的所采集的芯片内部模块的输出数据进行多路复用；控制模块，对所述复用模块进行控制以输出一路数据，其特征在于，所述数据采集模块还具有用于采集芯片内电路状态数据的芯片内电路状态采集输入端口，所述控制模块对所述复用模块进行控制使得所述复用模块对所述多个输入端口的输入的芯片内部模块的输出数据以及所述芯片内电路状态采集输入端口输入的芯片内电路状态数据进行多路复用，所采集的芯片内部模块的输出数据以及芯片内电路状态数据共用所述至少一个数据采集模块。因此，能够提高芯片验证的效率，而且不需要专用的电路状态扫描电路的数据上传通道，不会造成资源浪费。附图说明以下附图为对本专利技术示例性实施例的辅助说明，结合以下附图对本专利技术实施例的阐述，是为进一步揭露本专利技术本文档来自技高网...

【技术保护点】
一种数据采集装置，用于采集芯片内部模块的输出数据，具有至少一个数据采集模块，所述数据采集模块包括：多个输入端口，用于输入所采集的芯片内部模块的输出数据；复用模块，对从所述多个输入端口输入的所采集的芯片内部模块的输出数据进行多 路复用；控制模块，对所述复用模块进行控制以输出一路数据，其特征在于，所述数据采集模块还具有用于采集芯片内电路状态数据的芯片内电路状态采集输入端口，所述控制模块对所述复用模块进行控制使得所述复用模块对所述多个输 入端口的输入的芯片内部模块的输出数据以及所述芯片内电路状态采集输入端口输入的芯片内电路状态数据进行多路复用，所采集的芯片内部模块的输出数据以及芯片内电路状态数据共用所述至少一个数据采集模块。

【技术特征摘要】
1.一种数据采集装置，用于采集芯片内部模块的输出数据，具有至少一个数据采集模块，所述数据采集模块包括多个输入端口，用于输入所采集的芯片内部模块的输出数据；复用模块，对从所述多个输入端口输入的所采集的芯片内部模块的输出数据进行多路复用；控制模块，对所述复用模块进行控制以输出一路数据，其特征在于，所述数据采集模块还具有用于采集芯片内电路状态数据的芯片内电路状态采集输入端口，所述控制模块对所述复用模块进行控制使得所述复用模块对所述多个输入端口的输入的芯片内部模块的输出数据以及所述芯片内电路状态采集输入端口输入的芯片内电路状态数据进行多路复用，所采集的芯片内部模块的输...

【专利技术属性】
技术研发人员：周振亚，刘伟，
申请(专利权)人：上海奇码数字信息有限公司，
类型：发明
国别省市：31[中国|上海]