与非闪存控制系统和控制方法技术方案

与非闪存控制系统和控制方法，其系统包括主机、与非闪存控制器和与非闪存器件。主机用于将要进行的操作转化为子操作序列，并用微指令集编码成微指令序列，再将微指令序列输出到与非闪存控制器中。与非闪存控制器包括微指令存储队列、解码和控制模块、状态机群和数据缓存。其中，微指令存储队列存储主机输出的微指令序列，解码和控制模块按顺序从微指令存储队列中读取微指令序列并解码，状态机群根据解码和控制模块的解码结果将对应的与非闪存器件接口信号时序发送给与非闪存器件、并将对应的控制信号发送给数据缓存，数据缓存接收状态机群给出的控制信号以及缓存主机和与非闪存器件之间交互的数据。本发明专利技术的优点是灵活性好、工作效率高。

NAND flash memory control system and control method

NAND NAND flash control system and control method, the system includes host, NAND flash controller and NAND flash device. The host is used to translate the operations to be a sequence of sub operations, and to encode the microcode sequence into the micro instruction sequence, and then to output the micro instruction sequence to the NAND memory controller. NAND NAND memory controller includes micro instruction storage queue, decode and control module, state cluster and data cache. The micro instruction queue storage host output micro instruction sequence, and decoding control module sequentially from the microinstruction microinstruction sequence and decoding the read storage queue, according to the state of cluster decoding and control module will result in corresponding and non flash memory device interface timing signal sent to non flash devices, and the corresponding control the signal is sent to the data cache, the control signal and the interaction between the cache and non flash memory device and host data cache cluster data given by the receiving state. The invention has the advantages of good flexibility and high work efficiency.

【技术实现步骤摘要】

本专利技术涉及存储器控制系统和控制方法，尤其涉及一种非易失性存 储器的控制系统和控制方法。
技术介绍
与非闪存器件(NAND Flash Device,以下简称NFD)能提供极高的单 元密度，可以达到很高的存储密度，并且写入和擦除的速度也很快，但是， 其管理和控制比较复杂。由于NFD的接口特性，对NFD的操作都要通过 器件接口上的一系列子操作的序列来实现。例如，读取NFD中一个页面(page)数据的操作需要转化为器件接口上如下的序列向NFD中写入read page命令前缀、向NFD中写入若干个地址字节、向NFD中写入read page 命令后缀、等待NFD将数据准备好后从NFD中读取数据。目前，对NFD的控制一般由主机(Host)和与非闪存控制器(NAND Flash Controller,以下简称NFC)共同实现。业界在NFC的设计时，以及 用相应的NFC和Host对NFD进行控制时，存在两种方法。 一种，是Host 把要进行的操作(比如read page)配置给NFC， NFC硬件将这些操作转化 为子操作序列，并通过内部一系列主从状态机的配合在NFD接口上实现上 述子操作序列(以下简称方法A)。另一种是Host端把要进行的操作预先 转化为子操作序列，然后逐条配置给NFC， NFC每完成一条子操作都与 Host进行一次交互(以下简称方法B)。方法A中，由于Host只把要进行的操作配置给NFC，需要NFC硬件 将相应的操作转化为子操作，所以NFC支持的操作类型和子操作序列都需 要在设计时确定，因此这样的NFC只能支持设计时所针对的NFD。但由于 NFD厂商和器件型号的多样性，决定了 NFD支持的操作类型及子操作序列 的多样性，所以方法A中的NFC在应用时，需要针对每一种不同的NFD进行硬件设计，并且不能兼容，可见这种方法缺乏灵活性。方法B中，虽然，Host端把要进行的操作预先转化为子操作序列，并 将子操作配置给NFC，使NFC在设计时只需要支持相应的子操作即可，在 一定程度上增加了NFC的灵活性；但由于NFC每完成一条子操作都与Host 进行一次交互，使交互频率过高，因此降低了 NFC的工作效率。
技术实现思路
本专利技术的目的在于克服上述现有技术的缺陷，提供一种灵活性好、工 作效率高的。根据本专利技术的一个方面，提供一种与非闪存控制系统，包括顺序连接 的主机、与非闪存控制器和与非闪存器件，所述的主机用于将要进行的操 作转化为子操作序列，并用微指令集编码成微指令序列，再将微指令序列 输出到与非闪存控制器中；所述的与非闪存控制器包括微指令存储队列、 解码和控制模块、状态机群和数据缓存，其中，微指令存储队列用于存储 主机输出的微指令序列，解码和控制模块用于按顺序从微指令存储队列中 读取微指令序列并解码，状态机群用于根据解码和控制模块的解码结果将 对应的与非闪存器件接口信号时序发送给与非闪存器件、并将对应的控制 信号发送给数据缓存，数据缓存用于接收状态机群给出的控制信号以及缓 存主机和与非闪存器件之间交互的数据。上述的与非闪存控制系统，其中，状态机群用于根据解码和控制模块 的解码结果启动相应的子状态机，子状态机将对应的与非闪存器件接口信号时序发送给与非闪存器件、并将对应的控制信号发送给数据缓存。上述的与非闪存控制系统，其中，所述的微指令集包括和与非闪存器件子操作一一对应的与非闪存器件子操作类指令，以及用于控制微指令序列执行的顺序或次数的微指令序列控制类指令。上述的与非闪存控制系统，其中，所述的微指令集还包括中断指令、地址自加指令和地址自减指令。上述的与非闪存控制系统，其中，所述与非闪存控制器还包括主机接 口，用于将主机发出的微指令序列输入到微指令存储队列中，以及用于主 机与数据缓存之间交换数据。上述的与非闪存控制系统，其中，所述与非闪存控制器还包括与非闪 存器件设备接口，用于将子状态机发出的接口信号时序发送给与非闪存器 件，以及用于与非闪存器件与数据缓存之间交换数据。上述的与非闪存控制系统，其中所述的子状态机与所述的与非闪存 器件子操作一一对应。根据本专利技术的另一方面，提供一种与非闪存控制方法，应用于主机与 与非闪存控制器串行工作的环境，所述与非闪存控制器包括微指令存储队 列、解码和控制模块、状态机群和数据缓存，所述方法包括下列步骤(1) 主机将要进行的操作转化为子操作序列；(2) 主机利用微指令集对所述的子操作序列进行编码，得到微指令序列；(3) 主机将所述的微指令序列配置到与非闪存控制器的微指令存储队列中；(4) 主机启动与非闪存控制器工作；(5) 与非闪存控制器的解码和控制模块按顺序从所述的微指令存储队 列中读取一条微指令并解码；(6) 所述的解码和控制模块判断读取的微指令是否是表示微指令序列 结束的微指令；(7) 如判断读取的微指令不是表示微指令序列结束的微指令，则所述 解码和控制模块根据解码结果启动状态机群中对应的子状态机将对应的与 非闪存器件接口信号时序发送给与非闪存器件，并将对应的控制信号发送给数据缓存，完成微指令，并返回步骤(5);(8) 如判断读取的微指令是表示微指令序列结束的微指令，则与非闪 存控制器通知主机操作执行完毕，与非闪存控制器处于关闭状态，并且返回步骤(1)。根据本专利技术的另一方面，提供一种与非闪存控制方法，应用于主机与与 非闪存控制器并行工作的环境，所述与非闪存控制器包括微指令存储队列、 解码和控制模块、状态机群和数据缓存，所述方法包括并行执行的主机的 步骤和与非闪存控制器的步骤，其中主机包括下列步骤 (al)将准备进行的操作转化为子操作序列；(a2)利用微指令集对所述的子操作序列进行编码，得到微指令序列； (a3)将所述的微指令序列配置到与非闪存控制器的微指令存储队列中；(a4)判断与非闪存控制器是否处于关闭状态；(a5)如判断与非闪存控制器处于关闭状态，则启动与非闪存控制器 工作，并返回步骤(al)，(a6)如判断与非闪存控制器未处于关闭状态，则返回步骤(a4);与非闪存控制器包括下列步骤 (bl)判断主机是否启动与非闪存控制器；(b2)如判断主机未启动与非闪存控制器，则返回步骤(bl);(b3)如判断主机已启动与非闪存控制器，则解码和控制模块按顺序 从所述的微指令存储队列中读取一条微指令并解码；(b4)所述的解码和控制模块判断读取的微指令是否是表示微指令序 列结束的微指令；(b5)如判断读取的微指令不是表示微指令序列结束的微指令，则所 述解码和控制模块根据解码结果启动状态机群中对应的子状态机将对应的 与非闪存器件接口信号时序发送给与非闪存器件，并将对应的控制信号发 送给数据缓存，完成微指令，并返回步骤(b3);(b6)如判断读取的微指令是表示微指令序列结束的微指令，则通知 主机操作执行完毕，与非闪存控制器处于关闭状态，并且返回步骤(bl)。上述的与非闪存控制方法，其中，所述微指令集包括和与非闪存器 件子操作一一对应的与非闪存器件子操作类指令，以及用于控制微指令序 列执行的顺序或次数的微指令序列控制类指令。上述的与非闪存控制方法，其中所述的微指令集还包括中断指令、 地址自加指令和地址自减指令。上述的与非闪存控制方法，其中步骤(3)或步骤U3)中，主机通 过主机接口将微指令序列本文档来自技高网...

【技术保护点】
一种与非闪存控制系统，包括顺序连接的主机、与非闪存控制器和与非闪存器件，其特征在于：所述的主机用于将要进行的操作转化为子操作序列，并用微指令集编码成微指令序列，再将微指令序列输出到与非闪存控制器中；所述的与非闪存控制器包括微指令存储队列、解码和控制模块、状态机群和数据缓存，其中，微指令存储队列用于存储主机输出的微指令序列，解码和控制模块用于按顺序从微指令存储队列中读取微指令序列并解码，状态机群用于根据解码和控制模块的解码结果将对应的与非闪存器件接口信号时序发送给与非闪存器件、并将对应的控制信号发送给数据缓存，数据缓存用于接收状态机群给出的控制信号以及缓存主机和与非闪存器件之间交互的数据。

【技术特征摘要】
1. 一种与非闪存控制系统，包括顺序连接的主机、与非闪存控制器和与非闪存器件，其特征在于所述的主机用于将要进行的操作转化为子操作序列，并用微指令集编码成微指令序列，再将微指令序列输出到与非闪存控制器中；所述的与非闪存控制器包括微指令存储队列、解码和控制模块、状态机群和数据缓存，其中，微指令存储队列用于存储主机输出的微指令序列，解码和控制模块用于按顺序从微指令存储队列中读取微指令序列并解码，状态机群用于根据解码和控制模块的解码结果将对应的与非闪存器件接口信号时序发送给与非闪存器件、并将对应的控制信号发送给数据缓存，数据缓存用于接收状态机群给出的控制信号以及缓存主机和与非闪存器件之间交互的数据。2. 如权利要求l所述的与非闪存控制系统，其特征在于，所述状态机群用于根据解码和控制模块的解码结果启动相应的子状态机，子状态机将对应的与非闪存器件接口信号时序发送给与非闪存器件、并将对应的控制信号发送给数据缓存。3. 如权利要求2所述的与非闪存控制系统，其特征在于所述的微指令集包括和与非闪存器件子操作一一对应的与非闪存器件子操作类指令，以及用于控制微指令序列执行的顺序或次数的微指令序列控制类指令。4. 如权利要求3所述的与非闪存控制系统，其特征在于所述的微指令集还包括中断指令、地址自加指令和地址自减指令。5. 如权利要求2所述的与非闪存控制系统，其特征在于所述与非闪存控制器还包括主机接口，用于将主机发出的微指令序列输入到微指令存储队列中，以及用于主机与数据缓存之间交换数据。6. 如权利要求2或5所述的与非闪存控制系统，其特征在于所述与非闪存控制器还包括与非闪存器件设备接口，用于将子状态机发出的接口信号时序发送给与非闪存器件，以及用于与非闪存器件与数据缓存之间交换数据。7. 如权利要求2所述的与非闪存控制系统，其特征在于所述的子状态机与所述的与非闪存器件子操作一一对应。8. —种与非闪存控制方法，应用于主机与与非闪存控制器串行工作的环境，所述与非闪存控制器包括微指令存储队列、解码和控制模块、状态机群和数据缓存，所述方法包括下列步骤(1) 主机将要进行的操作转化为子操作序列；(2) 主机利用微指令集对所述的子操作序列进行编码，得到微指令序列；(3) 主机将所述的微指令序列配置到与非闪存控制器的微指令存储队列中；(4) 主机启动与非闪存控制器工作；(5) 与非闪存控制器的解码和控制模块按顺序从所述的微指令存储队列中读取一条微指令并解码；(6) 所述的解码和控制模块判断读取的微指令是否是表示微指令序列结束的微指令；(7) 如判断读取的微指令不是表示微指令序列结束的微指令，则所...

【专利技术属性】
技术研发人员：邓良策，吉隆伟，张磊，周振亚，
申请(专利权)人：上海奇码数字信息有限公司，
类型：发明
国别省市：31[中国|上海]