先进高性能系统总线连接装置包括先进高性能系统总线接口处理模块，另一总线接口处理模块，连接先进高性能系统总线接口处理模块和另一总线接口处理模块的突发信息存储模块以及响应存储模块。其中，先进高性能系统总线接口处理模块用于监测先进高性能系统总线上的传输信息，将信息以突发信息为单位写入突发信息存储模块，并为突发信息分配响应缓存通道；突发信息存储模块将信息传输给另一总线接口处理模块；另一总线接口处理模块用于从所述突发信息存储模块中提取突发信息，将突发信息发送给另一总线，同时监测响应返回，并将返回的响应数据存入对应的响应缓存通道，先进高性能系统总线接口处理模块从对应的响应缓存通道中取出所述响应数据。
【技术实现步骤摘要】
本专利技术涉及系统总线互连结构，尤其涉及一种连接不同总线的高效总线桥连接装 置和连接方法。
技术介绍
现在的计算机系统中，处理器及其他Master(主设备)需要与各种不同的 Slave (从设备)之间交换数据。由于，AMBA(先进微控制器总线架构)中的AHB (先进高性 能系统总线)协议的本质造成了一个传输命令的acc印t (接收)和response (响应)的耦 合，即AHB上的命令在相应的Slave给出response之前，其命令是得不到AHB总线接收的。 因此，当一个slave的response延时很大时，该命令就会一直占用AHB总线，使其他master 对于不同slave的访问也被拖住而不能进行，造成总线效率很低。虽然，AHB协议支持了 Split (分割)的数据传输，使得不同master对不同slave 的访问可以并行展开，但是这只能对同一 AHB上的不同slave有效。当master和slave分 别连接在AHB总线和其他总线上时，master和slave之间的数据传输需要通过一个连接于 AHBll和其他总线13之间的连接装置12，如图1所示。而目前的AHB总线连接装置12，其 结构框图如图2所示，无法支持master对多个slave的并行访问，所以，无法利用AHB协议 的Split特性。因此，目前的AHB总线连接装置通常会造成AHB总线和另一总线的传输效 率降低。图3为使用现有技术时AHB总线的工作效率的示意图。如图3所示，在现有技术情 况下，AHB总线上的多个master (图中以3个master为例)，通过AHB连接装置完成串行访 问另一总线上的slave，每个master完成访问的时间为该master从发送burst (脉冲串) 信息到接收到所有response所需要的时间之和，3个master串行访问另一总线上的slave 所需要的总时间就是3个master完成访问的时间的总和。这就大大降低了 AHB和另一总 线的带宽利用率，使效率很低。因此，业界需要一种能支持多个master并行访问，减少两侧总线等待时间，提高 总线带宽利用率，进而提高两侧总线效率的总线连接装置。
技术实现思路
本专利技术的目的在于解决上述现有技术的缺陷，提供一种提高系统总线工作效率的 先进高性能系统总线连接装置。本专利技术的另一目的在于，提供一种支持写透特性的提高系统总线工作效率的先进 高性能系统总线连接装置。本专利技术的另一目的在于，提供一种提高系统总线工作效率的先进高性能系统总线 连接方法。本专利技术的另一目的在于，提供一种支持写透特性的提高系统总线工作效率的先进 高性能系统总线连接方法。根据本专利技术的一个方面，提供一种先进高性能系统总线连接装置，包括先进高性 能系统总线接口处理模块，另一总线接口处理模块，连接先进高性能系统总线接口处理模 块和另一总线接口处理模块的突发信息存储模块以及响应存储模块，其中，所述先进高性能系统总线接口处理模块用于监测先进高性能系统总线上的传输 信息，将信息以突发信息为单位写入所述突发信息存储模块，并为突发信息分配响应缓存 通道；所述突发信息存储模块用于存储从所述先进高性能系统总线接口处理模块接收到的 突发信息，并将信息传输给所述另一总线接口处理模块；所述响应存储模块包括用于缓存 响应数据的多路响应缓存通道；所述另一总线接口处理模块用于从所述突发信息存储模块 中提取突发信息，将突发信息发送给另一总线，同时监测响应返回，并将返回的响应数据存 入对应的响应缓存通道，所述先进高性能系统总线接口处理模块从所述对应的响应缓存通 道中取出所述响应数据。所述的先进高性能系统总线连接装置，其还包括连接到所述先进高性能系统总线 接口处理模块的高速缓存器，用于存储从响应存储模块返回的数据。根据本专利技术的另一方面，提供一种先进高性能系统总线连接装置，包括先进高性 能系统总线接口处理模块，另一总线接口处理模块，连接所述先进高性能系统总线接口处 理模块和所述另一总线接口处理模块的突发信息存储模块、读响应存储模块和写响应存储 模块，其中，所述先进高性能系统总线接口处理模块用于监测先进高性能系统总线上的传输 信息，将信息以突发信息为单位写入所述突发信息存储模块，并为突发信息分配读响应缓 存通道或写响应缓存通道；所述突发信息存储模块用于存储从所述先进高性能系统总线接 口处理模块接收到的突发信息，并将信息传输给所述另一总线接口处理模块；所述读响应 存储模块包括用于缓存读响应的多路读响应缓存通道；所述写响应存储模块包括用于记录 写透响应的多路写响应缓存通道；所述另一总线接口处理模块用于从所述突发信息存储模 块中提取突发信息，将突发信息发送给另一总线，同时监测响应的返回，并将响应存入对应 的响应缓存通道，所述先进高性能系统总线接口处理模块从所述对应的响应缓存通道中取 出所述响应数据。所述的先进高性能系统总线连接装置，其中，所述的先进高性能系统总线接口处 理模块还包括一组与所述写响应缓存通道对应的写响应计数器。所述的先进高性能系统总线连接装置，其还包括连接到所述先进高性能系统总线 接口处理模块的高速缓存器，用于存储从读响应存储模块返回的数据。根据本专利技术的另一方面，提供一种先进高性能系统总线连接方法，包括以下步 骤监测先进高性能系统总线上的传输信息；对于突发信息的第一个读传输给出SPLIT响应；将所述突发信息的相关信息写入突发信息存储模块，并为所述突发信息分配一个 响应缓存通道；将所述突发信息转发給另一总线接口处理模块，并由该另一总线接口处理模块将 所述突发信息发送給另一总线；监测从所述另一总线接口处理模块返回的响应，并当监测到所述返回的响应时，将所述返回的响应存入为所述突发信息分配的一个响应缓存通道；唤醒先进高性能系统总线上对应的主设备，将对应的响应缓存通道中的响应数据 传输至所述对应的主设备。所述的方法，其中，在对于突发信息的第一个读传输给出SPLIT响应的步骤之前， 还包括如下的步骤检测高速缓存器中是否存放有突发信息需要的响应数据；当检测到所述高速缓存器中已经存放有突发信息需要的响应数据时，直接从所述 高速缓存器中取出所述响应数据并传输至所述对应的主设备，否则则继续后续的步骤。根据本专利技术的另一方面，提供一种先进高性能系统总线连接方法，包括以下步 骤监测先进高性能系统总线上的传输信息；将普通写突发信息的相关信息写入所述突发信息存储模块，并给出一个有效的总 线接收信号；更新写响应计数器，表示有一个写突发信息已经发送出去；将该写突发信息发送給另一总线接口处理模块，并由该另一总线接口处理模块将 所述写突发信息发送給另一总线；监测从所述另一总线接口处理模块返回的写响应，并当监测到所述返回的写响应 时，将所述返回的写响应存入写响应存储模块中；从写响应存储模块读取返回的写响应，并更新所述写响应计数器，以表示已经接 收到了对应写突发信息的写响应。所述的方法，其中，在将写突发信息的相关信息写入所述突发信息存储模块的步 骤之前，还包括如下的步骤判断所监测到的所述先进高性能系统总线上的传输信息是否为特殊地址的写操 作；如果是特殊地址的写操作，检查所述写响应计数器的状态，当所述写响应计数器 指示当前主设备之前所有的写响应已经全部返回时，给出一个有效本文档来自技高网...
【技术保护点】
１．一种先进高性能系统总线连接装置，包括先进高性能系统总线接口处理模块，另一总线接口处理模块，连接先进高性能系统总线接口处理模块和另一总线接口处理模块的突发信息存储模块以及响应存储模块，其中，所述先进高性能系统总线接口处理模块用于监测先进高性能系统总线上的传输信息，将信息以突发信息为单位写入所述突发信息存储模块，并为突发信息分配响应缓存通道；所述突发信息存储模块用于存储从所述先进高性能系统总线接口处理模块接收到的突发信息，并将信息传输给所述另一总线接口处理模块；所述响应存储模块包括用于缓存响应数据的多路响应缓存通道；所述另一总线接口处理模块用于从所述突发信息存储模块中提取突发信息，将突发信息发送给另一总线，同时监测响应返回，并将返回的响应数据存入对应的响应缓存通道，所述先进高性能系统总线接口处理模块从所述对应的响应缓存通道中取出所述响应数据。
【技术特征摘要】
【专利技术属性】
技术研发人员：周振亚，邓良策，祝叶华，姜淼，
申请(专利权)人：上海奇码数字信息有限公司，奇码科技有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。