一种片式合金电阻器及其制备方法技术

本发明专利技术公开了一种片式合金电阻器及其制备方法，片式合金电阻器包括：电阻本体；电阻本体包括上部电阻和下部电阻；上部电阻的厚度为第一预设厚度，下部电阻的厚度为第二预设厚度，下部电阻连接在上部电阻的下方，且上部电阻的宽度大于下部电阻的宽度；下部电阻嵌入至PCB板的预设孔位。本发明专利技术实施例的电阻本体包括第一预设厚度的上部电阻和第二预设厚度的下部电阻，下部电阻嵌入预设孔位从而嵌入到PCB板上，以实现加厚电阻本体以降低片式合金电阻器的阻值；本发明专利技术实施例无需增大PCB板的面积即可降低电阻器的阻值，有利于整机的小型化。化。化。

【技术实现步骤摘要】
一种片式合金电阻器及其制备方法


[0001]本专利技术涉及电子元件
，尤其是涉及一种片式合金电阻器及其制备方法。

技术介绍

[0002]随着科技的进步以及时代的发展，人们对于电子产品功耗的精细化管理、安全规范要求不断提升，电流检测电阻已经广泛应用在锂电池充放电路、充电器中。尤其是现在智能终端的续航能力受限于锂电池容量密度无法进一步提高，转而追求快速充电，以提高续航能力。充电电流已经较传统的1A有了数倍的提高，并有进一步提高的趋势。而电路中的电流检测电阻器随着电流的提高提高，其功率也相应地提高了十几倍乃至几十倍(P＝I2R)，为了降低电流电阻器功耗，需要不断降低电阻器阻值。随着电阻器的阻值越趋近于零，各种电阻材料电阻率已经基本趋同，因此现有的片式合金电阻器通过增加电阻体积来达到降低阻值的目的，但是现有的片式合金电阻器的尺寸过大，需要占用PCB较大的空间，不利于整机的小型化。

技术实现思路

[0003]本专利技术提供一种片式合金电阻器及其制备方法，以解决导致现有的片式合金电阻器占用PCB较大的空间，不利于整机的小型化的技术问题。
[0004]本专利技术的第一实施例提供了一种片式合金电阻器，包括：
[0005]电阻本体；所述电阻本体包括上部电阻和下部电阻；
[0006]所述上部电阻的厚度为第一预设厚度，所述下部电阻的厚度为第二预设厚度，所述下部电阻的一端连接在所述上部电阻的下方，且所述上部电阻的宽度大于所述下部电阻的宽度；所述下部电阻的另一端嵌入至PCB板的预设孔位。
[0007]进一步地，所述上部电阻的上表面设置有全覆盖保护层，所述下部电阻的下表面端部设置有金属层。
[0008]进一步地，所述下部电阻的尺寸大小对应所述预设孔位的尺寸大小。
[0009]进一步地，所述下部电阻的第二预设厚度不大于所述PCB板的预设孔位的高度。
[0010]本专利技术的第二实施提供了上述片式合金电阻器的制备方法，包括：
[0011]S1、选取合金片材，并在所述合金片材的背面制备图形化保护层；
[0012]S2、在所述合金片材的正面制备全覆盖保护层；
[0013]S3、在所述合金片材的正面制备阻值标记；
[0014]S4、去除所述合金片材的背面未覆盖保护层区域的预设厚度，得到去除所述预设厚度后的剩余厚度的所述合金片材；
[0015]S5、在所述合金片材的背面未覆盖保护层区域制备金属层，所述金属层为自内向外的复合金属层；
[0016]S6、将所述合金片材沿单颗产品长边方向切成长条状；
[0017]S7、去除所述合金片材的背面覆盖保护层区域的合金材料，并在达到目标阻值时
停止去除合金材料；
[0018]S8、将所述合金片材沿单颗产品短边方向切成粒状，得到片式合金电阻器。
[0019]进一步地，所述图形化保护层的制备方式包括但不限于局部喷涂、滚涂、涂胶曝光显影和厚膜印刷。
[0020]进一步地，所述全覆盖保护层的制备方式包括但不限于喷涂、滚涂、涂胶曝光显影和厚膜印刷。
[0021]进一步地，所述阻值标记的制备方式包括但不限于局部喷涂、滚涂、涂胶曝光显影、激光打标和厚膜印刷。
[0022]进一步地，所述预设厚度的去除方式包括但不限于化学蚀刻和铣刀去除。
[0023]本专利技术的第三实施提供了上述片式合金电阻器的制备方法，包括：
[0024]S21、选取合金片材，在所述合金片材的正面和背面均制备全覆盖保护层；
[0025]S22、在所述合金片材的正面制备阻值标记；
[0026]S23、采用铣刀去除所述合金片材的背面预设区域的预设厚度，得到去除所述预设厚度后的剩余厚度的所述合金片材；
[0027]S24、在所述合金片材的背面未覆盖保护层区域制备金属层，所述金属层为自内向外的复合金属层；
[0028]S25、将所述合金片材沿单颗产品长边方向切成长条状；
[0029]S26、去除所述合金片材的背面覆盖保护层区域的合金材料，并在达到目标阻值时停止去除合金材料；
[0030]S27、将所述合金片材沿单颗产品短边方向切成粒状，得到片式合金电阻器。
[0031]本专利技术实施例的电阻本体包括第一预设厚度的上部电阻和第二预设厚度的下部电阻，下部电阻嵌入预设孔位从而嵌入到PCB板上，以实现加厚电阻本体以降低片式合金电阻器的阻值；本专利技术实施例无需增大PCB板的面积即可降低电阻器的阻值，有利于整机的小型化。
附图说明
[0032]图1是本专利技术第一实施例提供的一种片式合金电阻器的结构示意图；
[0033]图2是本专利技术第一实施例提供的一种片式合金电阻器的另一结构示意图；
[0034]图3是本专利技术第一实施例提供的一种片式合金电阻器与PCB板的连接结构示意图；
[0035]图4是本专利技术第一实施例提供的一种片式合金电阻器设置在PCB板上的后视图；
[0036]图5是本专利技术第一实施例提供的一种片式合金电阻器设置在PCB板上的正视图；
[0037]图6是本专利技术第二实施例提供的在合金片材的背面制备图形化保护层的示意图；
[0038]图7是本专利技术第二实施例提供的在合金片材的正面制备全覆盖保护层的示意图；
[0039]图8是本专利技术第二实施例提供的在合金片材的正面制备阻值标记的示意图；
[0040]图9是本专利技术第二实施例提供的在合金片材的背面制备金属层的示意图；
[0041]图10是本专利技术第二实施例提供的将合金片材沿单颗产品长边方向切成长条状后的合金片材正面示意图；
[0042]图11是本专利技术第二实施例提供的将合金片材沿单颗产品长边方向切成长条状后的合金片材背面示意图；
[0043]图12是本专利技术第二实施例提供的去除合金材料后的合金片材的背面示意图；
[0044]图13是本专利技术第二实施例提供的将合金片材沿单颗产品短边方向切成粒状的合金片材的正面示意图；
[0045]图14是本专利技术第二实施例提供的将合金片材沿单颗产品短边方向切成粒状的合金片材的背面示意图；
[0046]图15是本专利技术第二实施例提供的合金片材第一切面示意图；
[0047]图16是本专利技术第二实施例提供的合金片材第二切面示意图；
[0048]图17是本专利技术第二实施例提供的合金片材第三切面示意图；
[0049]图18是本专利技术第二实施例提供的合金片材第四切面示意图；
[0050]图19是本专利技术第三实施例提供的在合金片材的背面制备全覆盖保护层的示意图；
[0051]图20是本专利技术第三实施例提供的在合金片材的正面制备全覆盖保护层的示意图；
[0052]图21是本专利技术第三实施例提供的在合金片材的正面制备阻值标记的示意图；
[0053]图22是本专利技术第三实施例提供的去除合金材料后的合金片材的背面示意图；
[0054]图23是本专利技术第三实施例提供的在合金片材的背面制备金本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种片式合金电阻器，其特征在于，包括：电阻本体；所述电阻本体包括上部电阻和下部电阻；所述上部电阻的厚度为第一预设厚度，所述下部电阻的厚度为第二预设厚度，所述下部电阻连接在所述上部电阻的下方，且所述上部电阻的宽度大于所述下部电阻的宽度；所述下部电阻嵌入至PCB板的预设孔位。2.如权利要求1所述的片式合金电阻器，其特征在于，所述上部电阻的上表面设置有全覆盖保护层，所述下部电阻的下表面端部设置有金属层。3.如权利要求1所述的片式合金电阻器，其特征在于，所述下部电阻的尺寸大小对应所述预设孔位的尺寸大小。4.如权利要求1所述的片式合金电阻器，其特征在于，所述下部电阻的第二预设厚度不大于所述PCB板的预设孔位的高度。5.如权利要求1～4任一项所述的片式合金电阻器的制备方法，其特征在于，包括：S11、选取合金片材，并在所述合金片材的背面制备图形化保护层；S12、在所述合金片材的正面制备全覆盖保护层；S13、在所述合金片材的正面制备阻值标记；S14、去除所述合金片材的背面未覆盖保护层区域的预设厚度，得到去除所述预设厚度后的剩余厚度的所述合金片材；S15、在所述合金片材的背面未覆盖保护层区域制备金属层，所述金属层为自内向外的复合金属层；S16、将所述合金片材沿单颗产品长边方向切成长条状；S17、去除所述合金片材的背面覆盖保护层区域的合金材料，并在达到目标阻值时停止去除合金材料；S18、将所述合金片材...

【专利技术属性】
技术研发人员：麦俊，杨理强，林瑞芬，练洁兰，莫雪琼，
申请(专利权)人：广东风华高新科技股份有限公司，
类型：发明
国别省市：