堆栈式硅封装组件的扇出集成制造技术

本公开的实施例涉及堆栈式硅封装组件的扇出集成。提供了一种芯片封装组件及其制造方法，其利用模制化合物中的多个柱来提高抗分层性。在一个示例中，提供了一种芯片封装组件，该芯片封装组件包括第一集成电路(IC)管芯、衬底、再分布层、模制化合物、以及多个柱。再分布层提供第一IC管芯的电路系统与衬底的电路系统之间的电连接。模制化合物被设置为与第一IC管芯接触并且通过再分布层与衬底隔开。多个柱被布置在模制化合物中并且与第一IC管芯横向隔开。多个接线柱没有电连接到第一IC管芯的电路系统。

【技术实现步骤摘要】
堆栈式硅封装组件的扇出集成
本专利技术的各个实施例总体涉及芯片封装组件，并且具体涉及一种包括多个柱的芯片封装组件，该多个柱设置在模制化合物中，这些柱与至少一个集成电路(IC)管芯横向隔开，这些柱被配置为减少制造芯片封装组件期间模制化合物分层或开裂的可能性。
技术介绍
诸如平板电脑、计算机、复印机、数码相机、智能电话、控制系统和自动柜员机等之类的电子设备经常采用利用芯片封装组件的电子部件来增加功能并且提高部件密度。传统管芯封装方案通常利用封装衬底(通常与硅通孔(TSV)插入衬底结合)来使得多个集成电路(IC)管芯能够安装到单个封装衬底。IC管芯可以包括存储器、逻辑或其他IC设备。在许多下一代芯片封装组件中，诸如再分布层之类的扇出被用于将IC管芯连接到安装有IC管芯的衬底。IC管芯通常设置在模制化合物中，以向芯片封装组件提供改善的结构完整性。然而，模制化合物的裂纹和/或模制化合物与IC管芯分层经常传播到扇出中，这会导致扇出内的导体(即，电迹线)断裂或变坏。扇出内的断裂和/或损坏导体会导致性能下降、使用寿命缩短甚至导致设备发生故障。因此，需要一种芯片封装组件，该芯片封装组件具有对IC管芯与安装有IC管芯的衬底之间设置的扇出内的导体的损坏和/或断裂的抗性。
技术实现思路
提供了一种芯片封装组件及其制造方法，其抑制对至少一个集成电路(IC)管芯与诸如插入衬底或封装衬底之类的底衬底之间设置的扇出(即，再分布层)内的导体造成的损坏和/或断裂。在一个示例中，扇出的稳健保护通过在接触上制造再分布层之前利用无磨工艺跨越相邻管芯产生共面接触来提供。在另一示例中，模制化合物中的多个柱用于抑制模制化合物的分层和/或开裂，从而降低了这些缺陷从模制化合物传播到再分布层的可能性，其中这些缺陷可能会损坏再分布层内的导体和/或使其断裂。在一个示例中，提供了一种芯片封装组件，其包括第一集成电路(IC)管芯、衬底、再分布层、模制化合物、以及多个柱。再分布层提供第一IC管芯的电路系统与衬底的电路系统之间的电连接。模制化合物被设置为与第一IC管芯接触并且通过再分布层与衬底隔开。多个柱被设置在模制化合物中并且与第一IC管芯横向隔开。多个柱没有电连接到第一IC管芯的电路系统。在另一示例中，提供了一种芯片封装组件，其包括第一集成电路(IC)管芯、第二集成电路(IC)管芯、衬底、再分布层、模制化合物、以及多个接线柱。再分布层具有电路系统，该电路系统经由焊料连接电耦合到衬底的电路系统。模制化合物被设置为与第一IC管芯接触并且通过再分布层与衬底隔开。第一多个柱被设置在第一IC与第二IC之间的模制化合物中。第一多个柱通过再分布层与衬底隔开。在另一示例中，提供了一种制造芯片封装组件的方法，该方法包括：将第一集成电路(IC)管芯安装到载体；将第二IC管芯安装到载体；使用模制化合物填充在第一IC管芯与第二IC之间形成的间隙，该模制化合物被设置在第一柱周围，该第一柱设置在间隙中；移除模制化合物的一部分，以暴露第一IC管芯和第二IC的电接触；以及在模制化合物以及第一IC管芯和第二IC管芯上形成再分布层，该再分布层具有电路系统，该电路系统电连接到第一IC管芯和第二IC管芯的电路。附图说明为了可以更详细地理解本专利技术的上述特征的方式，通过参考实施例，可以做出对上文所简要总结的本专利技术的更具体描述，其中一些实施例在附图中图示。然而，应当指出，附图仅图示了本专利技术的典型实施例，因此不应视为对本专利技术范围的限制，因为本专利技术可以承认其他等同实施例。图1是多个柱设置在集成电路(IC)管芯周围的芯片封装组件的示意性截面图。图2是图示了与芯片封装组件的再分布层相邻设置的柱的图1的芯片封装组件的局部截面图。图3是显示了设置在IC管芯周围的柱的示例性几何布置的图1的芯片封装组件的示意性俯视图。图4是制造被配置为增强再分布层内的电路系统的可靠性的具有柱的芯片封装组件的方法的流程图。图5A至图5F是处于图4的方法的不同阶段的芯片封装组件的示意性截面图。图6是制造被配置为增强再分布层内的电路系统的可靠性的芯片封装组件的方法的流程图。图7A至图7G是处于图6的方法的不同阶段的芯片封装组件的示意性截面图。图8是另一制造被配置为增强再分布层内的电路系统的可靠性的芯片封装组件的方法的流程图。图9A至图9I是处于图6的方法的不同阶段的芯片封装组件的示意性截面图。为了便于理解，在可能的地方使用了相同的附图标记来表示图中公共的相同元件。应当设想，一个实施例的元件可以有益地并入其他实施例中。具体实施方式提供了一种芯片封装组件及其制造方法，其抑制对设置在至少一个集成电路(IC)管芯与诸如插入衬底或封装衬底之类的底衬底之间的扇出(可互换地称为“再分布层”)内的导体造成的损坏和/或断裂。在一个示例中，无磨工艺被用于在相邻IC管芯上产生共面接触焊盘，而不会研磨从IC管芯和模制化合物延伸的导电柱。由于研磨是模制化合物中裂纹生成和分层的常见原因，所以在一些示例中取消研磨操作会大大增强了模制化合物中此类缺陷的概率，因此，大大降低了此类缺陷导致裂纹传播到导体可能损坏或断裂的扇出中的概率。在其他示例中，即使在研磨被用于暴露IC管芯的接触焊盘的过程中，设置在模制化合物中的环绕至少一个集成电路(IC)管芯的多个柱被用于抑制模制化合物中裂纹生成和分层。本文中所描述的芯片封装组件包括至少一个集成电路(IC)管芯，其被设置在模制化合物中并且安装在衬底上。再分布层被设置在IC管芯与衬底之间。再分布层经由焊料连接电性和机械耦合到衬底。再分布层提供了IC管芯与衬底之间的信号、接地和功率传输路径(即，电路系统)。衬底可以是封装衬底或插入衬底。当被利用时，柱没有延伸穿过IC管芯并且位于IC管芯的横向外侧。这些柱显著改善了模制化合物的机械性能，从而极大地提高了模制化合物在移除模制化合物的一部分以暴露IC管芯的接触焊盘或导体用于电连接到再分布层中制造的扇出的电路系统期间与IC管芯的抗开裂性或抗分层(即，剥离)性。由于如上所述的模制化合物不太容易出现或不太可能开裂或分层，所以此类缺陷极不可能传播到再分布层中，其中可能会损害再分布层的一个或多个布线，从而导致芯片封装组件的性能降低甚至发生故障。本文中公开了用于防止损坏再分布层中制造的扇出的电路系统的其他示例和技术，其可替代地不用模制化合物内的柱。这些技术利用在模制化合物中蚀刻凹槽以暴露管芯接触焊盘。然后，在仍然暴露管芯接触焊盘的同时，在模制化合物上对介电材料进行图案化。导电材料沉积到凹槽中，并且与IC管芯的暴露的接触焊盘连接。导电材料与电介质材料的底部表面共面，使得可以直接制造再分布层，而没有研磨或在与再分布层相邻设置的聚合物材料中诱致其他机械应力。结果，与再分布层相邻设置的聚合物材料中的缺陷极不可能传播到再分布层中，其中可能会损害再分布层的一个或多个布线，从而导致芯片封装组件的性能下降甚至发生故障。因此，增强模制化合物和与再分布层相邻的其他聚合物层的抗开裂本文档来自技高网...

【技术保护点】
1.一种芯片封装组件，包括：/n第一集成电路(IC)管芯；/n衬底；/n再分布层，提供所述第一IC管芯的电路系统与所述衬底的电路系统之间的电连接；/n模制化合物，被设置为与所述第一IC管芯接触并且通过所述再分布层与所述衬底隔开；以及/n多个柱，被设置在所述模制化合物中并且与所述第一IC管芯横向隔开，所述多个柱未电连接到所述第一IC管芯的所述电路系统。/n

【技术特征摘要】
20191104 US 16/672,8021.一种芯片封装组件，包括：
第一集成电路(IC)管芯；
衬底；
再分布层，提供所述第一IC管芯的电路系统与所述衬底的电路系统之间的电连接；
模制化合物，被设置为与所述第一IC管芯接触并且通过所述再分布层与所述衬底隔开；以及
多个柱，被设置在所述模制化合物中并且与所述第一IC管芯横向隔开，所述多个柱未电连接到所述第一IC管芯的所述电路系统。


2.根据权利要求1所述的芯片封装组件，其中所述多个柱的底部表面和所述模制化合物的底部表面接触所述再分布层。


3.根据权利要求2所述的芯片封装组件，其中所述多个柱的所述底部表面和所述模制化合物的所述底部表面共面。


4.根据权利要求1所述的芯片封装组件，其中所述多个柱由含金属材料制成。


5.根据权利要求1所述的芯片封装组件，还包括：
第二IC管芯，被设置为与模制化合物接触并且与所述第一IC管芯横向隔开，所述第二IC管芯通过所述再分布层与所述衬底隔开，其中所述多个柱中的至少一些柱被设置在所述第一IC管芯与所述第二IC管芯之间。


6.根据权利要求5所述的芯片封装组件，其中所述多个柱中的至少一些柱被设置在所述第一IC管芯的与所述第二IC管芯相对的一侧上。


7.根据权利要求5所述的芯片封装组件，其中所述多个柱相对于所述第一IC管芯的所述电路系统和所述第二IC管芯的电路系统电浮动。


8.根据权利要求7所述的芯片封装组件，其中所述多个柱的顶部表面和底部表面共面。


9.根据权利要求5所述的芯片封装组件，还包括：
存储器管芯，堆叠在所述第二IC管芯上，其中所述第一IC管芯被配置为逻辑管芯。


10.一种芯片封装组件，包括：
衬底；
再分布层，具有电路系统，所述电路系统经由焊料连接电耦合到所述衬底的电路系统；
第一集成电路(IC)管芯；
第二集成电路(IC)管芯；
模制化合物，被设置为与所述第一IC管芯接触并且通过所述再分布层与所述衬底隔开；以及

【专利技术属性】
技术研发人员：J·S·甘地，S·拉玛林加姆，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国;US