封装芯片及服务器主板制造技术

本申请公开了一种封装芯片及服务器主板，其中，封装芯片包括芯片和具有内腔结构的封装基板，芯片被封装至封装基板的内腔中。芯片与其所需搭配的阻容件相连的PIN脚的连线设置在封装基板外侧顶部，以将芯片所需搭配的阻容件设置在封装基板的外顶层上。本申请通过将现有技术中设置在PCB板上的阻容件转而设置在封装基板上，从而可有效解决相关技术存在由于器件过多导致的PCB布线难度高、成本增加以及由于额外增加器件引入了信号质量差、功能异常等不确定因素的弊端，在提高PCB板集成度和扩展性能同时，合理控制成本且降低PCB板走线难度，提升PCB的可测试性。

【技术实现步骤摘要】
封装芯片及服务器主板
本申请涉及印制电路板设计
，特别是涉及一种封装芯片及服务器主板。
技术介绍
随着云计算和5G技术的快速发展，互联网产生数据也因音频、视频等大容量内容的增加而爆炸式增长。同时伴随着远程作业和在线课程的普及，网络通信量处于持续增长的状态。负责处理大量数据的服务器面临着高功能复杂度、高集成度的挑战。因此，服务器需要在有限的空间内，集成更多的功能，数以千计、数以万计的网络需要有序排布在PCB(PrintedCircuitBoard，服务器主板)上。然而随着功能的增加，PCB走线也随之变得更繁杂，当需要增加扩展功能时，经常牵一发而动全身，给服务器的设计带来了极大的挑战。为了使得在原有固定有限的PCB空间中承载更多的电子元器件，从而集成更多功能，相关技术可通过增加PCB层数来增加单位面积PCB的利用率；或是通过扩展卡、扣板方式来进行提高机箱空间的利用率来实现功能扩展；或采用扩展卡、扣板等方式将一部分功能的器件放在扩展板上，通过线缆、转接卡等方式连接。而当采用增加PCB层数的方案来提高PCB利用率时，层数的增加会导致加工难度的增加，进而造成PCB的成本大大增加，此外，多层PCB还存在产品良率不高、内层走线测试难度高以及板卡不方便维修的问题。对于采用扩展板和扣卡方式，虽然可以有效利用机器内的空间，但这种方式需要增加扣卡连接器、线缆连接器等物料，这些价格高昂的连接器以及线缆、转接卡等额外部件将会带来成本的增加；同时，过多的扩展卡和线缆也会堵塞机箱内的风道，影响散热性能；采用线缆或连接器转接扩展卡的方式，在线缆和连接器连接处会因为安装手法等原因造成接触不良，导致信号质量差、甚至功能异常等问题，引入不确定因素。鉴于此，如何解决相关技术中由于器件过多导致的PCB布线难度高、成本增加以及由于额外增加器件引入信号质量差、功能异常等不确定因素的问题，是所属领域技术人员需要解决的技术问题。
技术实现思路
本申请提供了一种封装芯片及服务器主板，有效解决相关技术存在由于器件过多导致的PCB布线难度高、成本增加以及由于额外增加器件引入了信号质量差、功能异常等不确定因素的弊端，在提高PCB板集成度和扩展性能同时，合理控制成本且降低PCB板走线难度，提升PCB的可测试性。为解决上述技术问题，本专利技术实施例提供以下技术方案：本专利技术实施例一方面提供了一种封装芯片，包括芯片和具有内腔结构的封装基板；所述芯片被封装至所述封装基板的内腔中；所述芯片与其所需搭配的阻容件相连的PIN脚的连线接出在所述封装基板外侧顶部，以将所述芯片所需搭配的阻容件设置在所述封装基板的外顶层上。可选的，所述芯片的PIN脚包括硬件初始化设置管脚；所述封装基板的外侧顶层还设置有与所述芯片的硬件初始化设置管脚相连接的电子元器件。可选的，所述封装基板外顶层设置的与所述硬件初始化设置管脚相连接的电子元器件为上拉电阻和下拉电阻。可选的，所述芯片的PIN脚包括IO脚；所述芯片的IO脚通过基板内走线方式连接至所述封装基板底部的焊盘上。可选的，所述芯片的PIN脚包括业务相关管脚；所述业务相关管脚的连线从所述封装基板中接出。可选的，所述芯片有多个；各芯片以垂直于所述封装基板顶层所在水平面的方向叠放设置于所述封装基板的内腔中。可选的，所述芯片包括设置有PIN脚的下表面，所述芯片的下表面与所述封装基板的内层相接触。本专利技术实施例另一方面提供了一种服务器主板，包括具有内腔结构的封装基板、印制电路板和目标芯片；所述目标芯片被封装至所述封装基板的内腔中，封装所述目标芯片后的封装基板作为整体焊接在所述印制电路板上；所述封装基板的顶层设置所述目标芯片所需搭配的阻容件。可选的，所述目标芯片为CPLD或BMC。可选的，所述封装基板焊接于所述印制电路板的上表面。本申请提供的技术方案的优点在于，通过将引脚数量较多和所需搭配阻容件较多的芯片封装至基板内，并把原本焊接在主板底面的元器件焊接在封装基板顶层，避免了器件过多导致的PCB布线难度高的问题，降低了走线难度，提高了PCB板卡的可测试性；通过面积较小的封装基板，减少了PCB内层走线，将PCB平面布局转为空间布局，一定程度上解决了采用多层PCB或扩展卡带来的成本上升问题；封装了芯片和焊接了阻容件的基板作为一个整体焊接在主板上，通过焊接方式的可靠性要高于连接器和线缆连接的方式，避免了线缆、连接器互联间接触不良导致信号质量差、甚至影响功能的问题；减少了机箱内的线缆、转接卡等设备的数量，节省了机箱内的空间，提高了利用率，避免了因阻塞风道带来的散热性能受影响的问题。此外，本专利技术实施例还提供了服务器主板，进一步使得所述封装芯片更具有实用性，所述服务器主板具有相应的优点。应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。附图说明为了更清楚的说明本专利技术实施例或相关技术的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的封装芯片的一种具体实施方式结构图；图2为本专利技术实施例提供的服务器主板的一种具体实施方式结构图；图3为本专利技术实施例提供的现有技术中一个示例性应用场景的框架示意图；图4为本专利技术实施例提供的服务器主板的另一种具体实施方式结构图。具体实施方式为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象，而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可包括没有列出的步骤或单元。在介绍了本专利技术实施例的技术方案后，下面详细的说明本申请的各种非限制性实施方式。首先参见图1，图1为本专利技术实施例提供的封装芯片在一种实施方式下的结构框架示意图，本专利技术实施例可包括以下内容：封装芯片可包括具有内腔结构的封装基板10和芯片12，芯片12可被封装至封装基板10的内腔中；芯片12与其所需搭配的阻容件相连的PIN脚的连线接出在所述封装基板外侧顶部，以将芯片12所需搭配的阻容件设置在封装基板10的外顶层上。其中，芯片12所需搭配的阻容件例如但并不限制于包括电容元器件13和电阻元器件14，阻容件总数即为电容数目和电阻数目的总数。第一阈值和第二阈本文档来自技高网...

【技术保护点】
1.一种封装芯片，其特征在于，包括芯片和具有内腔结构的封装基板；/n所述芯片被封装至所述封装基板的内腔中；/n所述芯片与其所需搭配的阻容件相连的PIN脚的连线接出在所述封装基板外侧顶部，以将所述芯片所需搭配的阻容件设置在所述封装基板的外顶层上。/n

【技术特征摘要】
1.一种封装芯片，其特征在于，包括芯片和具有内腔结构的封装基板；
所述芯片被封装至所述封装基板的内腔中；
所述芯片与其所需搭配的阻容件相连的PIN脚的连线接出在所述封装基板外侧顶部，以将所述芯片所需搭配的阻容件设置在所述封装基板的外顶层上。


2.根据权利要求1所述的封装芯片，其特征在于，所述芯片的PIN脚包括硬件初始化设置管脚；
所述封装基板的外侧顶层还设置有与所述芯片的硬件初始化设置管脚相连接的电子元器件。


3.根据权利要求2所述的封装芯片，其特征在于，所述封装基板外顶层设置的与所述硬件初始化设置管脚相连接的电子元器件为上拉电阻和下拉电阻。


4.根据权利要求3所述的封装芯片，其特征在于，所述芯片的PIN脚包括IO脚；
所述芯片的IO脚通过基板内走线方式连接至所述封装基板底部的焊盘上。


5.根据权利要求2所述的封装芯片，其特征在于，所述芯片的PIN脚包括业务相关管...

【专利技术属性】
技术研发人员：魏东，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32