半导体封装件制造技术

实施方式提供能够提高可靠性的半导体封装件。实施方式的半导体封装件具备：基板，具有第1面；至少一个存储器芯片，包括设置于第1面上的第1存储器芯片；控制器芯片，从存储器芯片分离地设置于第1面上，能够控制第1存储器芯片；密封部件，将第1存储器芯片和控制器芯片密封；以及第1部件，覆盖控制器芯片的周围的至少一部分，导热率比密封部件低。

【技术实现步骤摘要】
半导体封装件关联申请本申请享受以日本专利申请2019-201489号(申请日：2019年11月6日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及半导体封装件。
技术介绍
提供了具备半导体存储器芯片和控制半导体存储器芯片的控制器芯片的半导体封装件。
技术实现思路
本专利技术的实施方式提供一种能够提高可靠性的半导体封装件。实施方式的半导体封装件具备：基板，具有第1面；至少一个存储器芯片，包括设置于第1面上的第1存储器芯片；控制器芯片，从第1存储器芯片分离地设置于第1面上，能够控制第1存储器芯片；密封部件，将第1存储器芯片和控制器芯片密封；以及第1部件，覆盖控制器芯片的周围的至少一部分，导热率比密封部件低。附图说明图1是示意性地示出包含搭载有第1实施方式的半导体封装件的电路基板的电子设备的构成的一部分的图。图2是示出第1实施方式的半导体封装件的构成的一例的框图。图3A是第1实施方式的半导体封装件的剖视图。图3B是第1实施方式的半导体封装件的剖视图。图4是第1实施方式的半导体封装件的俯视图。图5是第1实施方式的变形例的半导体封装件的剖视图。图6是第2实施方式的半导体封装件的剖视图。图7是将第2实施方式的半导体封装件的一部分构成除外而示出的俯视图。图8是第2实施方式的半导体封装件的俯视图。图9是第2实施方式的变形例的半导体封装件的剖视图。图10是第3实施方式的半导体封装件的剖视图。图11是第3实施方式的半导体封装件的剖视图。图12是第3实施方式的半导体封装件的俯视图。图13是第3实施方式的半导体封装件的俯视图。图14是第3实施方式的半导体封装件的剖视图。图15是第3实施方式的半导体封装件的剖视图。图16是第3实施方式的半导体封装件的俯视图。附图标记说明1：半导体封装件，2：电路基板，3：主机控制器，4：信号线，5：电源电路，6：电源线，11：控制器芯片，12：半导体存储器芯片(NAND芯片)，13：DRAM芯片，14：振荡器(OSC)，15：EEPROM，16：温度传感器，21：基板，22：密封部件，23：第1部件，24：装配膜，25：焊料球，26：内部布线，27：电极焊盘，28：电极焊盘，29：第2部件，201：引线(wire)，202：引线，31：壁部件，311：第1端部，312：第2端部，313：第3端部，314：第4端部具体实施方式以下，对用于实施专利技术的实施方式进行说明。在本说明书中，对几个要素赋予多个表现的例子。这些表现的例子终归是例示，并非否定对上述要素赋予其他表现。另外，关于没有被赋予多个表现的要素，也可以被赋予别的表现。附图是示意性的，有时，厚度与平面尺寸的关系、各层的厚度的比率等与现实的不同。另外，附图间有时也包含彼此的尺寸的关系、比率不同的部分。另外，首先，关于+X方向、-X方向、+Y方向、-Y方向、+Z方向及-Z方向进行定义。+X方向是与后述的基板21水平且从控制器芯片11朝向半导体存储器芯片12的方向。-X方向是+X方向的相反方向。在不对+X方向和-X方向进行区分的情况下，仅称作“X方向”。+Y方向是与基板21水平且与X方向交叉的(例如大致正交的)方向。-Y方向是+Y方向的相反方向。在不对+Y方向和-Y方向进行区分的情况下，仅称作“Y方向”。+Z方向是与基板21垂直的方向，且是与X方向及Y方向交叉的(例如大致正交的)方向，是从基板21朝向控制器芯片11的方向。-Z方向是从基板21朝向焊料球25的方向，是+Z方向的反方向。在不对+Z方向和-Z方向进行区分的情况下，仅称作“Z方向”。Z方向例如是基板21的厚度方向。(第1实施方式)图1至图5示出第1实施方式的半导体封装件1。半导体封装件1是半导体装置的一例。本实施方式的半导体封装件，例如是BGA-SSD(BallGridArray-SolidStateDrive)，由至少1个半导体存储器芯片和控制半导体存储器芯片的控制器芯片作为一个BGA型的封装件而一体地构成。这样的半导体封装件搭载于个人计算机(PC)、移动电话机等电子设备，作为电子设备的储存装置而发挥功能。图1示意性地表示在半导体封装件1被安装于电子设备时所使用的、电路基板2的构成的一部分。电路基板2包括主机控制器3、信号线4、电源电路5、电源线6(6a、6b)。本实施方式的主机控制器3及半导体封装件1，具有遵从PCI―Express(PCIe)(注册商标)的标准的接口。在主机控制器3与半导体封装件1之间设置有多根信号线4。半导体封装件1经由信号线4，与主机控制器3之间授受遵从PCIe的标准的高速信号。电源电路5经由电源线6(6a、6b)分别连接于主机控制器3及半导体封装件1。电源线6a将电源电路5和主机控制器3连接，电源线6b将电源电路5和半导体封装件1连接。电源电路5将电子设备工作用的电力向主机控制器3及半导体封装件1供给。主机控制器3及半导体封装件1的通信接口也可以使用SAS(SerialAttachedSCSI)、SATA(SerialAdvancedTechnologyAttachment)、USB(UniversalSerialBus)等其他标准。搭载于电子设备的主机控制器3例如是CPU，控制包括连接或搭载于电子设备的储存装置在内的电子设备整体。接着，对半导体封装件1的构成进行说明。图2是示出半导体封装件1的构成的一例的框图。半导体封装件1具备控制器芯片(控制器)11、半导体存储器芯片12、DRAM芯片13、振荡器(OSC)14、EEPROM(ElectricallyErasableandProgrammableROM)15及温度传感器16。控制器芯片11是控制半导体存储器芯片12的工作的半导体芯片。半导体存储器芯片12例如是NAND型闪速存储器芯片(NAND芯片)。NAND芯片是非易失性存储器，在不进行电力供给的状态下也保持数据。DRAM芯片(DRAM)13用于半导体存储器芯片12的管理信息的保管、数据的高速缓存等。振荡器(OSC)14将预定频率的工作信号向控制器芯片11供给。EEPROM15是保存有控制程序等的非易失性存储器的一例。温度传感器16检测半导体封装件1内的温度，并通知给控制器芯片11。控制器芯片11在搭载于半导体封装件1的半导体芯片之中消耗大的电力，所以，与其他半导体芯片相比容易成为高温。若控制器芯片11的热传给其他半导体芯片，则其他半导体芯片的性能会降低。例如，在DRAM芯片13中，若温度上升，则刷新循环的效率会降低，数据容易丢失。另外，在NAND芯片12这样的非易失性半导体存储器芯片中，若温度上升，则数据的保持能力会降低，存储着的数据的可靠性降低。接着，对第1实施方式的半导体封装件1的构造进行说明。图3A本文档来自技高网...

【技术保护点】
1.一种半导体封装件，具备：/n基板，具有第1面；/n至少一个存储器芯片，包括设置于所述第1面上的第1存储器芯片；/n控制器芯片，从所述第1存储器芯片分离地设置于所述第1面上，能够控制所述第1存储器芯片；/n密封部件，将所述第1存储器芯片和所述控制器芯片密封；以及/n第1部件，覆盖所述控制器芯片的周围的至少一部分，导热率比所述密封部件低。/n

【技术特征摘要】
20191106 JP 2019-2014891.一种半导体封装件，具备：
基板，具有第1面；
至少一个存储器芯片，包括设置于所述第1面上的第1存储器芯片；
控制器芯片，从所述第1存储器芯片分离地设置于所述第1面上，能够控制所述第1存储器芯片；
密封部件，将所述第1存储器芯片和所述控制器芯片密封；以及
第1部件，覆盖所述控制器芯片的周围的至少一部分，导热率比所述密封部件低。


2.根据权利要求1所述的半导体封装件，
所述第1部件位于所述第1存储器芯片与所述控制器芯片之间。


3.根据权利要求1或2所述的半导体封装件，
还具备第2部件，所述第2部件，导热率比所述第1部件低，且配置于所述第1部件与所述密封部件之间。


4.根据权利要求1或2所述的半导体封装件，
所述基板还具备装配膜，所述装配膜将所述第1存储器芯片和所述控制器芯片分别固定于所述第1面，且导热率比所述密封部件高。


5.根据权利要求1或2所述的半导体封装件，
所述第1存储器芯片和所述控制器芯片与所述第1面相接。


6.根据权利要求1或2所述的半导体封装件，
所述基板具有内部布线，并且在与所述第1面相反侧的第2面上具有焊料球，
所述控制器芯片具有电极焊盘，
所述控制器芯片经由所述电极焊盘而与所述内部布线电连接，
所述内部布线能够经由所述焊料球而电连接于外部的电路基板。


7.根据权利要求1或2所述的半导体封装件，
所述存储器芯片存在多个，
所述多个存储器芯片构成：由层叠于所述第1面上的多个所述存储器芯片组成的第1存储器芯片群和由层叠于所述第1面上的多个所述存储器芯片组成的第2存储器芯片群，
所述控制器芯片位于所述第1存储器芯片群与所述第2存储器芯片群之间。


8.根据权利要求7所述的半导体封装件，
构成所述第1存储器芯片群的所述多个存储器芯片包括所述第1存储器芯片和第3存储器芯片，
在与所述基板垂直的第1方向上，所述第3存储器芯片与所述控制器芯片的距离比所述第1存储器芯片与所述控制器芯片的距离大，
在与所述基板水平且从所述第1存储器芯片群朝向所述控制器芯片的第2方向上，所述第3存储器芯片与所述控制器芯片的距离比所述第1存储器芯片与所述控制器芯片的距离小，
构成所述第2存储器芯片群的所述多个存储器芯片包括第2存储器芯片和第4存储器芯片，
在所述第1方向上，所述第4存储器芯片与所述控制器芯片的距离比所述第2存储器芯片与所述控制器芯片的距离大，
在与所述基板水平且从所述第2存储器芯片群朝向所述控制器芯片的第3方向上，所述第4存储器芯片与所述控制器芯片的距离比所述第2存储器芯片与所述控制器芯片的距离小。


9.根据权利要求8所述的半导体封装件，
构成所述第1存储器芯片群的所述多个存...

【专利技术属性】
技术研发人员：松本学，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：日本;JP