延迟线同步器装置和方法制造方法及图纸

一种同步器系统和方法，可以将它们和传统可调整延迟电路一起使用，以便在从中输出时钟信号之一的可调整延迟电路的时间延迟改变的时候，保持不同时钟域的时钟信号之间的伪同步相位关系。

【技术实现步骤摘要】
【国外来华专利技术】
总的来说，本专利技术涉及时钟信号的产生；具体而言，本专利技术涉及一种同步电路，可以将这种同步电路用于维持不同时域的时钟信号的伪同步相位关系。
技术介绍
存储器设备的内部时钟信号通常都是从内核系统时钟导出的。内核系统时钟信号通常都具有比内部时钟信号所需要的还要低的频率，因此从内核系统信号产生更高频率的时钟信号用作内部时钟信号。更高频率的时钟信号一般都具有是内核时钟信号频率的数倍的频率。例如，内部时钟信号具有内核时钟信号频率的两倍、三倍或者四倍并不鲜见。从内核时钟信号产生具有更高频率的时钟信号的技术是众所周知的。一般而言，可以说内核系统时钟处于第一时钟域，具有共同的更高时钟频率的内部时钟信号处于第二时钟域；同样，具有相同但是还要高的时钟频率的内部时钟信号则是在第三时钟域里。在一些情况下，不同的设备在不同的时钟域工作，但是这些工作需要同步。例如，有可能存储器设备在一个较高频率的时钟域里工作，但是，与这个存储器设备通信的存储器控制器则有可能在较低频率的时钟域里工作。然而，这个存储器设备和存储器控制器的成功工作取决于这两者之间发送的信号是否符合所设立的时序关系。典型情况下，从内核时钟信号产生的较高频率的时钟信号与内核时钟信号之间具有固定的相位关系。例如，如图1所示，具有内核时钟信号104的两倍时钟频率的内部时钟信号108具有与内核时钟信号的每个时钟边缘一致或者同步的上升沿。因此，在时刻T0和T1，内核时钟信号和内部时钟信号108的时钟跃迁(clock transition)是一致的。类似地，具有四倍内核时钟信号104时钟频率的内部时钟信号112与内核时钟信号具有不同但是固定的相位关系。更加具体地说，内部时钟信号112的每隔一个时钟脉冲的上升沿与内核时钟信号104的每个时钟跃迁同步。如图1所示，内核时钟信号104和内部时钟信号112具有在时刻T0和T1处一致的时钟跃迁。常常需要相对于从其产生内部时钟信号的内核时钟信号来调整内部时钟信号的相位关系。调整相位关系能够提供支持改变预期相位关系的固有时间延迟的能力。例如，相位偏移可能来自线路负荷因素、变化的线路阻抗和传播延迟。另一个实例是不同导电信号路径的不同长度会导致不同的时间延迟。因此，两条不同长度信号路径上的两个同步时钟信号将会有两个不同的时间延迟，所以，在不同的时刻到达它们各自的目的地。在工作状况依赖于两个时钟信号的同步的情况下，显然不希望发生这种现象。另外，还可以将延迟电路用于改变信号的相对时序来修改信号的各种时序裕度(timing margin)。也就是说，对于存储器设备属于内部的信号，以及在存储器设备外部提供的信号，可以具有相对于其它信号的时序调整了的时序，从而提供更大或者更小的时序裕度，但是仍然在所公布的时序规范内。例如，在存储器控制器连接到存储器设备，将被请求进行写操作的场合，可以通过使用延迟电路来相对于数据的发送修改写数据选通脉冲的相对时序，以便平移(shift)存储器控制器将写数据选通脉冲提供给存储器设备，以及存储器控制器实际将数据提供给存储器设备的时刻的时间关系。常常需要拥有改变内部和外部信号相对时续的灵活性，这些外部信号包括不同设备之间提供的外部信号，以便适应导致性能变化的过程和设备变化。可以通过将一个延迟添加到时钟信号的信号路径上来调整时钟信号的相对相位。添加到时钟信号上的时间延迟引起时钟信号在时间上平移，因此导致被延迟的时钟信号的相位平移。可以选择时间延迟，从而使否则就会因为固有时间延迟而变得不同步的时钟信号更进一步地延迟，因而时钟信号能够再一次同步。可调整的延迟电路给调整添加到时钟信号上去的时间延迟以灵活性。利用许多传统的延迟电路，通过改变应用于延迟电路的值来调整时间延迟，这个值表明希望的时间延迟量。在本领域里这种可调整延迟线电路是大家熟知的。与传统延迟电路相关的一个问题是响应时间延迟的改变，常常会从延迟电路输出低频瞬态干扰脉冲或者侏儒脉冲(glitch or runtpulses)。在一些情况下，改变时间延迟的时候，延迟电路的特定设计必然容易产生低频瞬态干扰脉冲。与禁用延迟电路，以便改变时间延迟或者开关噪声的时候相对应，输入的时钟信号的时序这种因素也会产生低频瞬态干扰脉冲。这样的问题来源于这种可能性低频瞬态干扰脉冲可能通过连接到延迟电路输出的电路来触发响应。因此，改变延迟电路的时间延迟的时候，错误的脉冲有可能导致不可预料的结果。使用传统延迟线的另一个问题发生在调整延迟第二时钟信号所使用的延迟线电路的时间延迟的时候，维持第一时钟信号和第二、较高频率的时钟信号之间的相位关系的过程中。在调整延迟电路时间延迟的过程中，第二时钟信号相对于第一时钟信号的相位关系可能会丧失。具体地说，响应第二时钟信号完成功能，一般会在与第一时钟信号的时钟跃迁一致地完成这一功能的电路，到头来会在相对于第一时钟信号一个错误的时刻完成这一功能，这是因为在调整时间延迟的时候第二时钟信号相对于第一时钟信号改变的相位关系被丢失了。例如，图2画出了第一时钟信号202以及在第一时钟信号202的基础之上产生的第二时钟信号204。第二时钟信号204具有是第一时钟信号202频率两倍的频率，并且与第一时钟信号202同相。也在图2中画出的第三时钟信号206是第二时钟信号204的一个延迟版本，相对于第二时钟信号204具有时间延迟Td1。第三时钟信号206的时间延迟由可调整延迟线电路(没有画出)提供。第三时钟信号206用于调整电路的时序，例如，调整响应第三时钟信号206每隔一个的上升沿输出数据的传统锁存电路(没有画出)的时序。导致输出数据的第三时钟信号206的上升沿通常与第一时钟信号202的上升沿一致。结果，响应第三时钟信号206的上升沿在时刻T1输出数据220，这一般都与时刻T0处第一时钟信号202的上升沿一致。类似地，在时刻T3响应第三时钟信号206的上升沿输出数据222，这一般都与时刻T2处第一时钟信号202的上升沿一致。图2还画出了相对于第二时钟信号204具有新时间延迟Td2的时钟信号206’。时钟信号206′表示可调整延迟电路的时间延迟改变成新的时间延迟Td2以后的第二时钟信号。如同前面所描述的一样，接收时钟信号206’的锁存电路响应每隔一个的上升沿输出数据。因此，在时刻T5响应时钟信号206’的上升沿输出数据224，在时刻T7响应时钟信号206′的上升沿输出数据226。但是，如图2所示，在改变延迟线电路的时间延迟的过程中，丢失了第三时钟信号206和第一时钟信号202之间的相位关系。在时刻T5处时钟信号206’的第一上升沿与时刻T4处的第二时钟信号204的上升沿相对应。因此，一般情况下，锁存电路输出数据的时刻不再与第一时钟信号202的上升沿一致。如图2所示，大致在时刻T4和T6与第一时钟信号202的下降沿一致地分别输出数据224和226。时钟信号206和206′说明改变传统延迟电路的时间延迟如何导致输出时钟信号失去其相对于另一个时钟信号的相位关系。参考图2，失去相位关系导致锁存电路180输出的数据从它应该输出的时候相差180度。另外，在存储器设备或者连接到存储器设备的存储器控制器中的其它电路是由同样基于第二时钟信号204的相应时钟信号同步的地方，本实例的锁存电路现在不再与存本文档来自技高网...

【技术保护点】
一种产生时钟信号的方法，包括：　　　　接收第一时钟信号；　　　　基于所述第一时钟信号产生第二时钟信号，所述第二时钟信号具有高于所述第一时钟信号的时钟频率，并且还具有相对于所述第一时钟信号的一个相位关系，该相位关系与第一时间延迟有关并且相对于所述第一时钟信号的上升或下降沿；　　　　将与所述第一和第二时钟信号之间的相位关系相关的所述第一时间延迟调整到第二时间延迟；　　　　在将所述第一时间延迟调整到所述第二时间延迟期间，监视所述第一和第二时钟信号之间的相位关系；以及　　　　基于所述第一时钟信号产生第三时钟信号，所述第三时钟信号具有所述第二时钟信号的时钟频率，并且还具有相对于所述第一时钟信号的一个相位关系，该相位关系与所述第二时间延迟有关并且相对于所述第一时间延迟相对的上升或下降沿。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：保罗A拉伯奇，
申请(专利权)人：米克伦技术公司，
类型：发明
国别省市：US[美国]