分数与整数纯数字可编程时钟发生器制造技术

一种用于基于提供频率乘数和频率除数（２９７）的用户输入而根据系统时钟信号（２０５）产生本机时钟信号（２９８）的装置和方法。所述频率乘数和频率除数存储在接口（２００）中。电路接收系统时钟信号并产生本机时钟信号。所述本机时钟信号的频率等于所述系统时钟信号的频率乘以所述频率乘数并除以所述频率除数乘以二。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及基于系统时钟信号产生本机时钟信号的电路。更明确地说，本专利技术涉及 产生可为系统时钟速率的分数或倍数的本机时钟信号。再更明确地说，本专利技术涉及根据 系统时钟产生作为系统时钟频率的分数或倍数的已补偿温度和过程变化的本机时钟信号 的电路。
技术介绍
数字处理系统持续地变得越来越复杂，从而提供更多的特征来更快地进行当前的处 理。数字处理系统的不断增长的复杂性的一个结果是向数字处理系统添加更多的并非以 系统时钟频率操作的电路。举例来说，许多数字处理系统现具有专用集成电路(ASIC) 或执行特殊功能的其它集成电路。举例来说，路由器可包含从接收到的包中读取源地址 和目的地地址的ASIC。因此，所属领域的技术人员必须为了向以不同于系统时钟频率的频率操作的ASIC 或其它电路提供本机时钟信号而提供解决方案。多数现有技术解决方案使用来自系统时 钟和静态缓冲链的信号产生本机时钟信号。静态缓冲链是产生具有一种己知频率的信号 的振荡器。静态缓冲链的使用存在许多问题。静态振荡器的第一个问题在于振荡器消耗大量功率来产生信号。静态振荡器的第二 个问题在于所产生的本机频率只能为系统频率的2八11倍。第三个问题在于需要例如锁相 回路的模拟电路来产生本机时钟信号。因此，所属领域的技术人员一直尝试找到用于节省用以产生本机信号的功率的方法 和用于提供具有作为系统时钟的分数比率的频率的本机时钟信号的方法。
技术实现思路
通过根据本专利技术的用于产生本机时钟信号的方法和装置来解决上述和其它问题并做 出技术上的进步。根据本专利技术的本机时钟信号产生方法和装置的第一优点在于可产生具 有系统时钟频率的分数比率的本机时钟信号。本专利技术的第二优点在于可将所产生的本机 时钟信号调节成目标频率以补偿温度和过程变化。第三优点在于所有数字组件均可用于 减少功率消耗。第四优点在于可通过用户输入改变所产生的本机时钟信号的频率。本专利技术的第五优点在于抖动大量减少。根据本专利技术，以如下方式根据系统时钟产生本机时钟信号。根据本专利技术的电路接收 并存储频率乘数和频率除数。电路接着接收系统时钟信号并产生本机信号，所述本机信 号的频率为系统时钟信号的频率乘以频率乘数并除以频率除数。在示范性实施例中，本 机时钟信号的频率可表达为系统时钟信号的频率乘以频率乘数并除以频率除数乘以二。 电路接着监视输出本机时钟信号并调节产生电路以会聚于目标频率，从而针对温度和过 程变化进行调节。根据本专利技术的示范性实施例，以如下方式配置根据本专利技术的用于产生本机时钟信号 的电路。所述电路包含处理器接口、控制单元、可编程缓冲链、重设振荡器和二进制时 钟分频器。处理器接口包含用于存储频率乘数和频率除数的寄存器。控制单元接收系统 时钟信号和频率乘数，并产生分接控制信号(tap control signal)和重设信号(reset signal)。可编程缓冲链接收来自控制单元的分接控制信号，且包含产生时钟信号的电路，所 述时钟信号的频率等于系统时钟信号的频率乘以频率乘数。重设缓冲链包含与可编程缓 冲链相同的电路，并在由控制单元产生的重设信号的上升沿上产生重设信号，且将所述 重设信号传输到可编程缓冲链。时钟分频器是模数频率除数乘以二计数器，其接收由可编程缓冲链产生的时钟信号 并产生本机时钟信号。 附图说明在以下具体实施方式中描述且在以下附图中展示根据本专利技术的上述和其它优点与特征图1说明根据本专利技术的根据系统时钟信号产生本机时钟信号的方法的流程图； 图2说明根据本专利技术示范性实施例的用于根据系统时钟信号产生本机时钟信号的电 路的组件的方框图3说明根据本专利技术示范性实施例的用于产生本机时钟信号的电路中的控制单元的 方框图4说明展示与系统时钟信号相比由电路产生的时钟信号的时序图； 图5说明根据本专利技术示范性实施例的可编程缓冲链的组件的方框图；以及 图6说明根据本专利技术示范性实施例的重设缓冲链的组件的方框图。 具体实施例方式本专利技术涉及一种基于用户输入根据系统时钟信号产生本机时钟信号的方法和电路。下文是对本专利技术的描述。为了清楚起见，整个描述中对一个以上图式所示的组件给予相 同的参考标号。图1说明根据本专利技术的用于产生本机时钟信号的方法的概述。过程100在步骤105 中通过接收包含频率乘数值和频率除数值的用户输入而开始。这些值将用于确定本机时 钟信号的目标频率，如下文所述。在步骤110中，将频率乘数值和频率除数值存储在存储器中以供使用。在优选的示 范性实施例中，频率乘数和除数值由软件接口模块接收并存储在模块中的寄存器中。在步骤115中，根据接收到的系统时钟信号产生本机时钟信号。所产生的本机时钟 信号的频率是基于系统时钟信号的频率乘以频率乘数并接着除以频率除数。在优选的示范性实施例中，本机时钟信号的目标频率由以下等式表达 频率*机=1^[*频率錢/2*0其中频率^-本机时钟信号的频率； 频率gg^系统时钟信号的频率；M二频率乘数值；且 D二频率除数值。通过下文描述的示范性实施例的电路提供对产生具有此频率的本机时钟信号的描述。在步骤120中，监视所产生的本机时钟信号以确定所产生信号的实际频率。接着在 步骤125中调节所产生的信号以将频率改变为目标频率。这是针对温度和过程变化而调 节本机时钟信号的频率。接着连续重复步骤120和125。图2说明根据本专利技术的用于产生本机时钟信号的电路200的方框图。电路200包含 微处理器接口 215、控制单元245、重设缓冲链270、可编程缓冲链295和时钟分频器297。电路200经由路径205接收系统时钟信号，且经由路径210从软件接收数据。本机 时钟信号经由路径298从电路20输出。控制单元245经由路径205接收系统时钟信号。 微处理器接口 215经由路径220向控制单元245传输时钟启用信号，且经由路径225向 控制单元245传输频率乘数值。控制单元245还经由路径275接收由可编程缓冲链295 产生的时钟信号。控制单元245使用系统时钟信号、由可编程缓冲链产生的时钟信号和 频率乘数值来产生分接控制信号。控制单元245将分接控制信号经由路径255传输到可编程缓冲链且经由260传输到重设缓冲链。控制单元245还根据接收到的输入产生重设循环信号并经由路径250将重 设循环信号传输到重设缓冲链270。可编程缓冲链295经由路径230接收来自微处理器接口 215的功率节约信号。重设 缓冲链将重设时钟信号经由路径290传输到可编程缓冲链。可编程缓冲链经由路径286 接收重设信号。可编程缓冲链245还经由路径255接收分接控制信号。根据接收到的信 号通过可编程缓冲链时钟信号产生具有等于系统时钟信号频率乘以频率乘数的频率的时 钟信号。这些时钟信号经由路径281输出。重设缓冲链270经由路径260接收来自控制单元245的分接控制信号。重设缓冲链 270经由路径250接收来自控制单元245的重设循环信号。重设缓冲链根据分接控制信 号在控制单元245产生的重设循环的每个上升沿上产生重设信号。接着经由路径290将 重设信号传输到可编程缓冲链295。时钟分频器297经由路径281接收由可编程缓冲链产生的时钟信号。时钟分频器297 经由路径280接收来自控制单元245的锁定状态信号。时钟分频器297经由路径287接 收重设信号。本文档来自技高网...

【技术保护点】
一种用于根据用户输入和具有已知频率的时钟信号产生时钟信号的装置，所述装置包括：　　　　用于接收用户输入的构件，其中所述用户输入包含频率乘数和频率除数；　　　　用于接收来自主时钟的主时钟信号的构件；以及　　　　用于根据所述主时钟信号产生输出时钟信号的构件，其中输出时钟信号的频率是基于所述主时钟信号的频率乘以所述频率乘数并除以所述频率除数。

【技术特征摘要】
【国外来华专利技术】US 2005-2-4 11/051,9471.一种用于根据用户输入和具有已知频率的时钟信号产生时钟信号的装置，所述装置包括用于接收用户输入的构件，其中所述用户输入包含频率乘数和频率除数；用于接收来自主时钟的主时钟信号的构件；以及用于根据所述主时钟信号产生输出时钟信号的构件，其中输出时钟信号的频率是基于所述主时钟信号的频率乘以所述频率乘数并除以所述频率除数。2. 根据权利要求l所述的装置，其进一步包括用于基于温度调节所述输出信号的构件。3. 根据权利要求l所述的装置，其进一步包括用于基于过程变化调节所述输出信号的构件。4. 根据权利要求l所述的装置，其进一步包括-用于校正所述输出信号中产生的误差的构件。5. —种用于根据系统时钟信号和用户输入产生本机时钟信号的时钟电路，所述电路包 括微处理器接口，其接收和存储从所述用户接收的频率乘数和从所述用户接收的频 率除数；可编程缓冲链，其基于系统时钟频率和从所述微处理器接口接收的所述频率乘数而产生具有乘数频率的本机时钟信号；以及环形分频器，其产生输出时钟信号，所述输出时钟信号所具有的频率是基于所述 本机时钟的所述乘数频率除以从所述微处理器接口接收的所述频率除数。6. 根据权利要求5所述的时钟电路，其进一步包括重设缓冲链，其产生传输到可编程缓冲链的重设信号。7. 根据权利要求5所述的时钟电路，其进一步包括控制单元，其控制所述可编程缓冲链的操作。8. 根据权利要求7所述的时钟电路，其中所述控制单元将信号传输到所述可编程缓冲链，以针对温度校正所述产生的乘数频率。9. 根据权利要求7所述的时钟电路，其中所述控制单元将信号传输到所述可编程缓冲链，以针对过程变化校正所述产生的乘数频率。10. 根据权利要求7所述的时钟电路，其中所述控制单元接收所述系统时钟信号、所述 本机时钟信号和所述频率乘数并输出重设循环信号和分接控制信号。11. 根据权利要求IO所述的时钟控制电路，其中所述控制单元包括N循环计数器，其接收所述系统时钟信号，对所述系统时钟信号的循环进行计数 并在预定数目的循环之后产生重设信号。12. 根据权利要求11所述的时钟电路，其中通过将总振荡周期除以误差量乘以所述频率 乘数的平方与4来计算所述预定循环数目。13. 根据权利要求ll所述的时钟电路，其中所述控制单元包括脉冲计数器，其接收所述本机时钟信号并对所述本机时钟信号的循环进行计数， 且产生指示所述本机时钟信号的所述循环数目的信号。14. 根据权利要求13所述的时钟电路，其中所述控制单元包括...

【专利技术属性】
技术研发人员：罗森多布拉卡蒙特斯德尔托罗，
申请(专利权)人：爱特梅尔公司，
类型：发明
国别省市：US[美国]