半导体器件以及包括其的半导体系统技术方案

本申请公开了一种半导体器件以及包括其的半导体系统。半导体器件包括错误检查和清理(ECS)命令生成电路和ECS控制电路。ECS命令生成电路基于刷新命令来生成ECS命令。在ECS操作期间，ECS控制电路基于ECS命令来生成被激活的ECS模式信号，并生成ECS激活命令、ECS读取命令和ECS写入命令，以继续ECS操作。

【技术实现步骤摘要】
半导体器件以及包括其的半导体系统相关申请的交叉引用本申请要求2019年11月7日提交的申请号为10-2019-0142088的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开的实施例涉及半导体器件以及包括其的半导体系统，并且更具体地，涉及校正存储单元的错误的半导体器件以及包括其的半导体系统。
技术介绍
近来，在每个时钟周期时间期间接收和输出四比特数据或八比特数据的DDR2方案或DDR3方案已经被用于提高半导体器件的操作速度。如果半导体器件的数据传输速度变得更快，则在半导体器件中传输数据时发生错误的可能性会增大。因此，已经提出了先进的设计方案以保证数据传输的可靠性。每当在半导体器件中传输数据时，就可以生成能够检测错误发生的错误校验码，并且错误校验码与该数据一起传输，以保证数据传输的可靠性。错误校验码可以包括能够检测错误的错误检测码(EDC)和能够自身校正错误的错误校正码(ECC)。
技术实现思路
根据一个实施例，半导体器件包括错误检查和清理(ECS，errorcheckandscrub)命令生本文档来自技高网...

【技术保护点】
1.一种半导体器件，其包括：/n错误检查和清理ECS命令生成电路，其被配置为基于刷新命令来生成ECS命令；以及/nECS控制电路，其在ECS操作期间，被配置为基于所述ECS命令来生成被激活的ECS模式信号，并且被配置为生成ECS激活命令、ECS读取命令和ECS写入命令，以执行所述ECS操作。/n

【技术特征摘要】
20191107 KR 10-2019-01420881.一种半导体器件，其包括：
错误检查和清理ECS命令生成电路，其被配置为基于刷新命令来生成ECS命令；以及
ECS控制电路，其在ECS操作期间，被配置为基于所述ECS命令来生成被激活的ECS模式信号，并且被配置为生成ECS激活命令、ECS读取命令和ECS写入命令，以执行所述ECS操作。


2.根据权利要求1所述的半导体器件，其中，每当所述刷新命令被生成预定次数时，所述ECS命令生成电路生成所述ECS命令。


3.根据权利要求2所述的半导体器件，其中，所述ECS命令生成电路包括：
比较电路，其被配置为比较通过对生成的预定数目的刷新命令进行计数所生成的刷新计数信号，以生成比较信号；以及
选择输出电路，其被配置为基于所述比较信号来将所述刷新命令输出为内部刷新命令，以执行所述ECS操作或刷新操作。


4.根据权利要求1所述的半导体器件，其中，所述ECS控制电路包括：
ECS模式信号生成电路，其被配置为基于所述ECS命令来生成被激活的ECS模式信号；以及
ECS解码器，其配置为在所述ECS模式信号被激活时，对通过对内部时钟信号进行计数而生成的计数信号进行解码，以生成所述ECS激活命令、所述ECS读取命令和所述ECS写入命令。


5.根据权利要求1所述的半导体器件，其中，所述ECS激活命令被生成为执行ECS激活操作，以将储存在连接至由行地址选择的行路径的至少一个存储单元中的码字加载到至少一个位线，从而感测和放大所述码字。


6.根据权利要求1所述的半导体器件，其中，所述ECS读取命令被生成为执行ECS读取操作，以将由列地址选择的列路径的码字传输至错误校正电路。


7.根据权利要求1所述的半导体器件，其还包括错误校正电路，所述错误校正电路被配置为：
根据基于所述ECS激活命令和所述ECS读取命令执行的ECS激活操作和ECS读取操作，接收从存储单元输出的、包括数据和奇偶校验的码字，
检测所述码字的错误以生成错误标志，以及
校正所述码字的错误以生成被校正的码字。


8.根据权利要求7所述的半导体器件，其中，所述ECS写入命令被生成为执行ECS写入操作，以将所述被校正的码字传输至由列地址选择的列路径。


9.根据权利要求1所述的半导体器件，其中，当从由所述ECS读取命令执行的ECS读取操作输出的码字中未检测到错误时，不生成所述ECS写入命令。


10.根据权利要求1所述的半导体器件，还包括错误日志储存电路，所述错误日志储存电路被配置为基于错误标志来将信息储存为错误日志信号和错误日志地址，所述信息包括：
通过所述ECS操作检测到的错误数目，
行路径的最大错误数目，以及
具有所述最大错误数目的行路径。


11.根据权利要求10所述的半导体器件，其中，所述错误日志储存电路经由至少一个半导体引脚输出所述错误日志信号和所述错误日志地址。


12.根据权利要求10所述的半导体器件，其中，所述错误日志储存电路包括：
错误日志控制电路，其被配置为当对所有存储单元顺序地执行ECS操作时，生成包括关于基于所述错误标志而检测到的错误数目的信息的被锁存的错误码；
行错误日志控制电路，其被配置为将所述行路径的错误数目彼此进行比较以生成行锁存错误码，所述行锁存错误码包括关于所述行路径中的一个的所述最大错误数目的信息，并且所述行错误日志控制电路被配置为生成包括关于具有所述最大错误数目的所述行路径的信息的被锁存的存储体地址和被锁存的行地址；以及
错误日志输出电路...

【专利技术属性】
技术研发人员：宋清基，林重昊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR