数字芯片管脚逻辑电平的阈值测试装置及测试方法制造方法及图纸

本发明专利技术公开了一种数字芯片管脚逻辑电平的阈值测试装置及测试方法，测试装置包括：微控制器，提供第一时钟信号和第一数据信号；第一电压源，基于第一电压信号提供第一控制信号；第二电压源，基于第二电压信号提供第二控制信号；逻辑电平转换芯片，根据第一控制信号和第二控制信号输出第二时钟信号和第二数据信号至待测芯片，根据待测芯片能够识别的第二时钟信号和第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。能够实现对I2C的逻辑高低电平的阈值测试，且在设计时不需要增加额外的测试电路，降低了芯片设计成本。

【技术实现步骤摘要】
数字芯片管脚逻辑电平的阈值测试装置及测试方法
本专利技术涉及集成电路
，具体涉及一种数字芯片管脚逻辑电平的阈值测试装置及测试方法。
技术介绍
随着集成电路技术的发展，电子产品的性能越来越强，功耗越来越大，为了降低功耗，提高性能，芯片制造采用了10nm/16nm等高阶工艺，而IO接口的逻辑电平越来越低，其逻辑电平的测试难度也随之增大。在整机应用系统中，除了应用主处理器外，还包括外设为控制器(MicrocontrollerUnit，简称MCU)，应用主处理器通常通过I2C总线与外设微控制器通信，主处理器和外设微控制器的接口逻辑电平标准不一样，因此存在电平转换的问题。如SGM58031属于带逻辑接口I2C的芯片，但是该芯片的I2C接口的逻辑电平的阈值无法测试。另一方面，现有技术在测试I2C接口的逻辑高低电平时需要在芯片内部设计相应的测试模块，会增加芯片设计成本，且测试效率低，会造成一定的人力和物力资源的浪费。因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
技术实现思路
为了解决上述技术问题，本专利技术提供了一种数字芯片管脚逻辑电平的阈值测试装置及测试方法，能够实现对I2C的逻辑高低电平的阈值测试，且在设计时不需要增加额外的测试电路，降低了芯片设计成本。根据本专利技术提供的一种数字芯片管脚逻辑电平的测试装置，包括：微控制器，用于提供第一时钟信号和第一数据信号；第一电压源，基于第一电压信号提供第一控制信号；第二电压源，基于第二电压信号提供第二控制信号；逻辑电平转换芯片，分别与所述微控制器、所述第一电压源和所述第二电压源连接，以分别接收所述第一时钟信号、所述第一数据信号、所述第一控制信号和所述第二控制信号，并根据所述第一控制信号和所述第二控制信号输出第二时钟信号和第二数据信号，所述逻辑电平转换芯片输出所述第二时钟信号和所述第二数据信号至待测芯片，根据所述待测芯片能够识别的所述第二时钟信号和所述第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。优选地，所述逻辑电平转换芯片包括：第一电源管脚，与所述微控制器的电源端连接，用以接收第一电源电压；数据信号输入管脚，与所述微控制器的输出端连接，用以接收所述第一数据信号；时钟信号输入管脚，与所述微控制器的输出端连接，用以接收所述第一时钟信号；第一接地管脚，与接地端连接；第二电源管脚，与所述第一电压源连接，用以接收所述第一控制信号；数据信号输出管脚，用以输出所述第二数据信号；时钟信号输出管脚，用以输出所述第二时钟信号；以及第二接地管脚，与所述第二电压源连接，用以接收所述第二控制信号。优选地，所述第一电压源和所述第二电压源为可编程电压源。优选地，所述第一电压源包括第一运算放大器，所述第一运算放大器的同相输入端接收第一电压信号，反相输入端与输出端连接，供电端分别接收第一电源电压和第二电源电压，输出端根据所述第一电压信号输出所述第一控制信号。优选地，所述第二电压源包括第二运算放大器，所述第二运算放大器的同相输入端接收第二电压信号，反相输入端与输出端连接，供电端分别接收第一电源电压和第二电源电压，输出端根据所述第二电压信号输出所述第二控制信号。优选地，所述逻辑电平转换芯片为隔离芯片。根据本专利技术提供的一种数字芯片管脚逻辑电平的测试方法，所述测试方法可应用于上述的测试装置，包括：给所述测试装置输入第一电压信号和第二电压信号；给所述测试装置上电；调节所述第一电压信号和所述第二电压信号的电压值，判断不同的所述第一电压信号和所述第二电压信号的组合下待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平；选取待测芯片能够识别的最大逻辑高电平和最小逻辑低电平分别作为第一阈值电压和第二阈值电压。优选地，输入第一电压信号和第二电压信号之后还包括：对所述第一电压信号进行运算放大，产生第一控制信号并输出至逻辑电平转换芯片；对所述第二电压信号进行运算放大，产生第二控制信号并输出至逻辑电平转换芯片。优选地，判断待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平包括：发送所述第一时钟信号和所述第一数据信号作为基准指令；给所述待测芯片输入所述第二时钟信号和所述第二数据信号；判断所述待测芯片在接收到所述第二时钟信号和所述第二数据信号后是否能够实现对应于所述基准指令的功能，若能够实现所述功能，则判断所述待测芯片能够识别所述第二时钟信号和所述第二数据信号的逻辑电平。优选地，调节所述第一电压信号和所述第二电压信号的电压值的步骤包括：设置第一基准电压和第二基准电压，以确保所述待测芯片能够识别所述第一基准电压和所述第二基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；在所述第一基准电压的基础上按照第一步进精度对所述第一电压信号进行逐级递增；在所述第二基准电压的基础上按照第二步进精度对所述第二电压信号进行逐级递增。优选地，调节所述第一电压信号和所述第二电压信号的电压值的方法包括：设置第三基准电压和第四基准电压，以确保所述待测芯片不能够识别所述第三基准电压和所述第四基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；在所述第三基准电压的基础上按照第一步进精度对所述第一电压信号进行逐级递减；在所述第四基准电压的基础上按照第二步进精度对所述第二电压信号进行逐级递减。优选地，调节所述第一电压信号和所述第二电压信号的电压值的方法包括：设置第五基准电压和第六基准电压，以确保所述待测芯片能够识别所述第五基准电压和所述第六基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；设置第七基准电压和第八基准电压，以确保所述待测芯片不能够识别所述第七基准电压和所述第八基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；逐级获取所述待测芯片能够识别的所述第二时钟信号和所述第二数据信号逻辑电平的对应基准电压与所述待测芯片不能够识别的所述第二时钟信号和所述第二数据信号逻辑电平的对应基准电压的第一均值和第二均值，所述第一均值和所述第二均值分别为调节后的所述第一电压信号和所述第二电压信号。优选地，所述第一步进精度和所述第二步进精度相同。优选地，所述第一步进精度和所述第二步进精度不相同。优选地，调节所述第一电压信号和所述第二电压信号的电压值时，保持所述第一电压信号不变，调节所述第二电压信号以获得第二阈值电压；保持所述第二阈值电压对应的所述第二电压信号不变，调节所述第一电压信号以获得第一阈值电压。优选地，调节所述第一电压信号和所述第二电压信号的电压值时，保持所述第二电压信号不变，调节所述第一电压信号以获得第一阈值电压；保持所述第一阈值电压对应的所述第一电压信号不变，调节所述第二电压信号以获得第二阈值电压。优选地，调节所述第一电压信号和所述第二电压信号的电压值时，调节所述第一电压信号时调节所述第二电压信号，以分别获得第一阈值电压和第二阈值电压。优选地，调节所述第一电压信号和所述第二电压信号的电压值，判断不同的所述第一电压信号和所述第二电本文档来自技高网...

【技术保护点】
1.一种数字芯片管脚逻辑电平的阈值测试装置，其中，包括：/n微控制器，用于提供第一时钟信号和第一数据信号；/n第一电压源，基于第一电压信号提供第一控制信号；/n第二电压源，基于第二电压信号提供第二控制信号；/n逻辑电平转换芯片，分别与所述微控制器、所述第一电压源和所述第二电压源连接，以分别接收所述第一时钟信号、所述第一数据信号、所述第一控制信号和所述第二控制信号，并根据所述第一控制信号和所述第二控制信号输出第二时钟信号和第二数据信号，/n所述逻辑电平转换芯片输出所述第二时钟信号和所述第二数据信号至待测芯片，/n根据所述待测芯片能够识别的所述第二时钟信号和所述第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。/n

【技术特征摘要】
1.一种数字芯片管脚逻辑电平的阈值测试装置，其中，包括：
微控制器，用于提供第一时钟信号和第一数据信号；
第一电压源，基于第一电压信号提供第一控制信号；
第二电压源，基于第二电压信号提供第二控制信号；
逻辑电平转换芯片，分别与所述微控制器、所述第一电压源和所述第二电压源连接，以分别接收所述第一时钟信号、所述第一数据信号、所述第一控制信号和所述第二控制信号，并根据所述第一控制信号和所述第二控制信号输出第二时钟信号和第二数据信号，
所述逻辑电平转换芯片输出所述第二时钟信号和所述第二数据信号至待测芯片，
根据所述待测芯片能够识别的所述第二时钟信号和所述第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。


2.根据权利要求1所述的测试装置，其中，所述逻辑电平转换芯片包括：
第一电源管脚，与所述微控制器的电源端连接，用以接收第一电源电压；
数据信号输入管脚，与所述微控制器的输出端连接，用以接收所述第一数据信号；
时钟信号输入管脚，与所述微控制器的输出端连接，用以接收所述第一时钟信号；
第一接地管脚，与接地端连接；
第二电源管脚，与所述第一电压源连接，用以接收所述第一控制信号；
数据信号输出管脚，用以输出所述第二数据信号；
时钟信号输出管脚，用以输出所述第二时钟信号；以及
第二接地管脚，与所述第二电压源连接，用以接收所述第二控制信号。


3.根据权利要求1所述的测试装置，其中，所述第一电压源和所述第二电压源为可编程电压源。


4.根据权利要求3所述的测试装置，其中，所述第一电压源包括第一运算放大器，所述第一运算放大器的同相输入端接收第一电压信号，反相输入端与输出端连接，供电端分别接收第一电源电压和第二电源电压，输出端根据所述第一电压信号输出所述第一控制信号。


5.根据权利要求3所述的测试装置，其中，所述第二电压源包括第二运算放大器，所述第二运算放大器的同相输入端接收第二电压信号，反相输入端与输出端连接，供电端分别接收第一电源电压和第二电源电压，输出端根据所述第二电压信号输出所述第二控制信号。


6.根据权利要求2所述的测试装置，其中，所述逻辑电平转换芯片为隔离芯片。


7.一种数字芯片管脚逻辑电平的阈值测试方法，所述测试方法可应用于如权利要求1至6中任一项所述的测试装置，其中，包括：
给所述测试装置输入第一电压信号和第二电压信号；
给所述测试装置上电；
调节所述第一电压信号和所述第二电压信号的电压值，判断不同的所述第一电压信号和所述第二电压信号的组合下待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平；
选取待测芯片能够识别的最大逻辑高电平和最小逻辑低电平分别作为第一阈值电压和第二阈值电压。


8.根据权利要求7所述的测试方法，其中，输入第一电压信号和第二电压信号之后还包括：
对所述第一电压信号进行运算放大，产生第一控制信号并输出至逻辑电平转换芯片；
对所述第二电压信号进行运算放大，产生第二控制信号并输出至逻辑电平转换芯片。


9.根据权利要求7所述的测试方法，其中，判断待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平包括：
发送所述第一时钟信号和所述第一数据信号作为基准指令；
给所述待测芯片输入所述第二时钟信号和所述第二数据信号；
判断所述待测芯片在接收到所述第二时钟信号和所述第二数据信号后是否能够实现对应于所述基准指令的功能，
若能够实现所述功能，则判断所述待测芯片能够识别所述第二时钟信号和所述第二数据信号的逻辑电平。


10.根据权利要求7所述的测...

【专利技术属性】
技术研发人员：邴春秋，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：北京;11