存储器接口、存储器设置以及控制存储器存取的方法技术

公开了一种存储器接口（１），用于控制对划分成多个存储器区（ＳＲＯＭ０、…、ＳＲＯＭ５．５，ＥＲＯＭ０、…、ＥＲＯＭ７．５，ＵＲＯＭ０、…、ＵＲＯＭ３．５）的程序和／或数据存储器（ＭＥＭ）的存取。所述存储器接口（１）包括：地址计算装置（２），通过利用偏移值（ＯＦＦＳＥＴ＿ＢＯＯＴ、ＯＦＦＳＥＴ＿ＲＴ１、ＯＦＦＳＥＴ＿ＲＴ２）来执行针对逻辑存储地址（ｉａｄｒ［０－ｉ］）的逻辑运算，将逻辑存储地址（ｉａｄｒ［０－ｉ］）转换为物理存储地址（ｐｈｙｓ＿ａｄｒ［０－ｊ］），其中，所述偏移值被分配给给定的存储器区（ＳＲＯＭ０、…、ＳＲＯＭ５．５，ＥＲＯＭ０、…、ＥＲＯＭ７．５，ＵＲＯＭ０、…、ＵＲＯＭ３．５），并且存储在易失性偏移存储器（３）中。从程序和／或数据存储器（ＭＥＭ）的预设地址中读取至少一个偏移值（ＯＦＦＳＥＴ＿ＢＯＯＴ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种存储器接口，用于控制对划分成多个存储器区的程序和/或数据存储器的存取，所述存储器接口包括地址计算装置，用于通过利用分配给给定存储器区的偏移值来执行针对逻辑存储地址的逻辑运算，将逻辑存储地址转换为物理存储地址。本专利技术还涉及一种具有根据本专利技术的存储器接口的存储器设置。最后，本专利技术还涉及一种控制对划分成多个存储器区的程序和/或数据存储器的存取的方法，其中，存储器接口通过利用分配给给定存储器区的偏移值来执行针对逻辑存储地址的逻辑运算，将逻辑存储地址转换为物理存储地址。
技术介绍
在现有技术中，具有在逻辑上和物理上不同的区域的程序和数据存储器是众所周知的。因此，如图1的左手部分所示，存在例如由申请人开发的在基于微控制器的集成电路(IC)中的程序存储器MEM的逻辑划分，用于机动车辆锁止系统(motor vehicle immobilizer)的实现。程序存储器MEM的所述逻辑划分包括系统区SROM 0、...、SROM 5.5，具有每一个均为256字节的存储块；以及两个用户区，即第一用户区EROM 0、...、EROM 7.5，具有每一个为256字节的存储块，以及第二用户区UROM 0、...、UROM 3.5，具有每一个为256字节的存储块。作为一个选择，还可以存在测试区(未示出)。通过逻辑地址iadr来对系统区和用户区中的单独的存储位置进行存取，比特iadr至比特iadr[7]用于对给定的存储块之内的单独的存储位置进行寻址，以及比特iadr[8]至iadr[12]用于选择存储块。另外，存在控制信号en_sysrom，用于区分逻辑系统存储器区SROM 0、...、SROM 5.5以及逻辑用户存储器区EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5。当控制信号en_sysrom为1时，对系统存储器区SROM 0、...、SROM 5.5进行存取；当控制信号en_sysrom为0时，对用户存储器区EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5进行存取。在所示的实施例中，控制信号en_sysrom的功能在原理上与第十四地址比特等效。如可以看出的，仅使用可以通过逻辑寻址进行存取的那部分地址空间。将系统存储器区SROM 0、...、SROM 5.5以及用户存储器区EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5中未使用的存储块在图1中标记为X。另外，可以在不同的物理存储器中对逻辑存储器区SROM 0、...、SROM5.5，EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5进行划分，如通过图1的右手部分的示例所示，它示出了示意形式的两个存储器模块MEM1和MEM2。在存储器模块MEM1中容纳逻辑系统存储器区SROM 0、...、SROM 5.5和第二用户区UROM 0、...、UROM 3.5，而只有第一用户存储器区EROM 0、...、EROM 7.5位于存储器模块MEM2中。可以看出，第一存储器模块MEM1被系统存储器区SROM 0、...、SROM 5.5和第二用户存储器区UROM 0、...、UROM 3.5完全占据，而第二存储器模块MEM2被第一用户存储器区EROM 0、...、EROM 7.5完全占据，并且不存在未使用的物理存储器区。可以从不同类型的存储器中选择单独的存储器模块MEM1和MEM2，以及存储器模块MEM1可以采取仅一次可写的ROM的形式，而存储器模块MEM2可以采取可重写的EEPROM或闪速存储器的形式。由于系统存储器区SROM 0、...、SROM 5.5以及用户存储器区EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5的逻辑寻址的原因，需要存储器接口，用于将逻辑地址iadr映射到针对单独的存储器模块MEM1、MEM2的正确的物理地址。在图1所示的实施例中，系统存储器区SROM 0、...、SROM 5.5和第一用户存储器区EROM 0、...、EROM 7.5中的逻辑和物理地址之间的关系是直接的。然而，对于第二用户存储器区UROM 0、...、UROM 3.5，需要计算单元，用于从逻辑地址iadr中减去偏移以确定物理地址。另外，必须将逻辑地址iadr分配给正确的物理存储器模块MEM1。迄今为止已经发现的缺点在于必须针对具有不同存储器配置的每一个产品来设计独立的存储器接口。因此，电路设计必须适合于存储器的大小和/或类型的任意改变。存储器区分配的后续改变是不可能的。在ROM-掩模产品中，仅可以改变程序，而不可以改变存储器的物理大小。同样地，几乎不可能对存储器区的大小进行均衡。因此，可能出现在一个存储器区中存在留下未使用的存储器却是一些其他区域中所需要的。
技术实现思路
本专利技术的一个目的在于提供在以上第一段中详细说明的那种存储器接口、在以上第二段中详细说明的那种存储器设置、以及在以上第三段中详细说明的那种控制存储器存取的方法，其中避免了以上阐述的缺点。为了实现上述目的，详细说明了在开始的段落中详述的那种存储器接口，另外地包括用于向易失性偏移存储器写入偏移值的偏移控制装置，其中将偏移控制装置配置用于从程序和/或数据存储器中的预设地址中读入至少一个偏移值。为了实现上述目的，还详细说明了包括根据本专利技术的存储器接口的存储器设置，以及程序和/或数据存储器，所述程序和/或数据存储器划分为多个存储器区并且具有存储了偏移值的预设存储位置。最后，详细说明了在开始详述的那种方法，其中，在地址转换之前，从程序和/或数据存储器中的预设地址读入至少一个偏移值，并且将该偏移值存储在易失性偏移存储器中。通过根据本专利技术的特征所实现的在于如果针对新产品而需要不同的存储器配置，则不再需要改变存储器接口本身。只需要对存储器配置重新编程。这在创建新产品时加速了设计过程。因此，对于ROM变体，只需要替换存储器，并且对配置进行重新编程，这是通过以非易失性方式向程序和/或数据存储器中的预设存储器单元写入新的偏移值来实现的。无需另外的设计改变步骤。可以通过改变ROM掩模来简单地改变存储器区的分配。因此，对于ROM掩模产品，甚至可以通过新的ROM代码以无附加的代价简单地对存储器区的划分进行重新设置。这在ROM是所使用的唯一存储器时尤为有利，这是由于无需另外的存储器来存储存储器配置。另外，通过偏移控制装置将偏移值写入易失性偏移存储器的序列的基于硬件的本质提供了以下优点尽管例如在实现新的系统程序(需要更多存储器空间或不同存储器划分)时，仍然可以通过软件装置来改变存储器分割，但是避免了用户对存储器进行未经授权的存取。有利地，偏移控制装置被配置用于在存储器接口的初始化时，从程序和/或数据存储器中的预设地址中读入偏移值，并且将该偏移值写入易失性偏移存储器；存储器接口配置用于仅在之后准许对程序和/或数据存储器的存取。有利地，仅在已经将正确的偏移值写入偏移存储器之后，才能够通过程序或运行程序代码使用存储器结构。因此，可以排除禁止的存储器存取。还有利地，地址计算装置被配置用于接收对存储器区进行选择的至少一个控制信号，并且当将逻辑存储器地址转换为物理存储器地址时考虑该控制信号。这提供了这样的本文档来自技高网...

【技术保护点】
一种存储器接口（１），用于控制对划分成多个存储器区（ＳＲＯＭ０、…、ＳＲＯＭ５．５，ＥＲＯＭ０、…、ＥＲＯＭ７．５，ＵＲＯＭ０、…、ＵＲＯＭ３．５）的程序和／或数据存储器（ＭＥＭ）的存取，所述存储器接口包括：－地址计算装置（２），用 于通过利用偏移值（ＯＦＦＳＥＴ＿ＢＯＯＴ、ＯＦＦＳＥＴ＿ＲＴ１、ＯＦＦＳＥＴ＿ＲＴ２）来执行针对逻辑存储地址（ｉａｄｒ［０－ｉ］）的逻辑运算，将逻辑存储地址（ｉａｄｒ［０－ｉ］）转换为物理存储地址（ｐｈｙｓ＿ａｄｒ［０－ｊ］），其中，所述偏移值存储在易失性偏移存储器（３）中，并且被分配给给定的存储器区（ＳＲＯＭ０、…、ＳＲＯＭ５．５，ＥＲＯＭ０、…、ＥＲＯＭ７．５，ＵＲＯＭ０、…、ＵＲＯＭ３．５）；以及－偏移控制装置（４），用于向易失性偏移存储器（３）写入偏移值（ＯＦ ＦＳＥＴ＿ＢＯＯＴ、ＯＦＦＳＥＴ＿ＲＴ１、ＯＦＦＳＥＴ＿ＲＴ２），所述偏移控制装置（４）配置用于从程序和／或数据存储器（ＭＥＭ）中的预设地址中读入至少一个偏移值（ＯＦＦＳＥＴ＿ＢＯＯＴ）。

【技术特征摘要】
【国外来华专利技术】EP 2004-9-3 04104247.41.一种存储器接口(1)，用于控制对划分成多个存储器区(SROM0、...、SROM 5.5，EROM 0、...、EROM 7.5，UROM 0、...、UROM 3.5)的程序和/或数据存储器(MEM)的存取，所述存储器接口包括-地址计算装置(2)，用于通过利用偏移值(OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2)来执行针对逻辑存储地址(iadr)的逻辑运算，将逻辑存储地址(iadr)转换为物理存储地址(phys_adr)，其中，所述偏移值存储在易失性偏移存储器(3)中，并且被分配给给定的存储器区(SROM 0、...、SROM 5.5，EROM 0、...、EROM 7.5，UROM 0、...、UROM 3.5)；以及-偏移控制装置(4)，用于向易失性偏移存储器(3)写入偏移值(OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2)，所述偏移控制装置(4)配置用于从程序和/或数据存储器(MEM)中的预设地址中读入至少一个偏移值(OFFSET_BOOT)。2.根据权利要求1所述的存储器接口(1)，其中，所述偏移控制装置配置用于在所述存储器接口(1)的初始化时，从程序和/或数据存储器(MEM)中的预设地址中读入偏移值(OFFSET_BOOT)，并且将所述偏移值写入所述易失性偏移存储器(3)，所述存储器接口(1)配置用于仅在之后准许对程序和/或数据存储器(MEM)的存取。3.根据权利要求1所述的存储器接口(1)，其中，所述地址计算装置(2)配置用于接收对存储器区(SROM 0、...、SROM 5.5，EROM0、...、EROM 7.5，UROM 0、...、UROM 3.5)进行选择的至少一个控制信号(en_sysrom)，以及在将逻辑存储地址(iadr)转换为物理存储地址(phys_adr)时考虑所述控制信号。4.根据权利要求1所述的存储器接口(1)，其中，所述偏移控制装置(4)配置用于在存储器接口(1)的运行时间，将偏移值(OFFSET_RT1、OFFSET_RT2)写入易失性偏移存储器(3)中。5.根据权利要求4所述的存储器接口(1)，其中，所述偏移控制装置(4)包括偏移控制输入(6)和偏...

【专利技术属性】
技术研发人员：马丁珀施，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]