具有多流更新的非易失性存储器和方法技术

在可逐页编程且每一页具有可一次编程的多个扇区的存储器中，即使相继的写入为循序的，记录到更新区块的数据也可为分段的且非循序的。替代将更新数据记录到更新区块，可在至少两个交错流中记录所述数据。当整页的数据可用时，将其记录到所述更新区块。否则，将其临时记录到高速暂存器区块，直到整页的数据变为可用于被转移到所述更新区块为止。优选地，管线操作允许一旦主机写入命令指示整页可被写入即刻设置所述向所述更新区块的记录。如果实际写入的数据由于中断而不完全，那么将取消所述设置，并改为向所述高速暂存器区块进行记录。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及非易失性快闪存储器系统的操作，且更具体来说，涉及在非易失 性快闪存储器内对数据进行编程的较有效方法。技术背景存在很多现今正在使用的商业上成功的非易失性存储器产品，尤其是以小外形尺寸 卡的形式，其使用形成于一个或一个以上集成电路芯片上的快闪EEPROM(电子可擦除 可编程只读存储器)单元阵列。通常但不必须处于单独集成电路芯片上的存储器控制器 与主机介接(所述卡可移除地连接到所述主机)，且控制所述卡内的所述存储器阵列的 操作。这种控制器通常包括微处理器、某一非易失性只读存储器(ROM)、易失性随机 存取存储器(RAM)和一个或一个以上特殊电路，例如在编程和读取数据期间在数据通 过控制器时从数据计算出错误校正码(ECC)的电路。某些市售卡为CompactFlash (CF) 卡、多媒体卡(MMC)、安全数字(SD)卡、个人标记(P-Tag)和记忆棒卡。主机包 括个人计算机、笔记本计算机、个人数字助理(PDA)、各种数据通信装置、数码相机、 蜂窝式电话、便携式音频播放器、汽车语音系统和相似类型的设备。在某些系统中，可 移除卡不包括控制器，且主机控制所述卡内存储器阵列的操作。此类型存储器系统的实 例包括智能媒体卡和xD卡。因此，存储器阵列的控制可通过所述卡片中控制器上的软 件或主机中的控制软件达成。除存储器卡实施方案外，此类型的存储器或者可被嵌入各 种类型的主机系统中。在可移除式与嵌入式应用中，可根据由存储器控制软件实施的存 储方案，将主机数据存储于存储器阵列中。两个通用存储器单元阵列架构创建了商业应用，NOR与NAND。在典型NOR阵列 中，存储器单元连接于沿列方向延伸的邻近位线源极与漏极扩散之间，其中控制栅极连 接到沿单元行延伸的字线。存储器单元包括定位于源极与漏极之间的单元通道区域的至 少一部分上方的至少一个存储元件。存储元件上的编程电平的电荷因此控制所述单元的 操作特征，其随后可通过将适当电压施加到定址的存储器单元而被读取。所述单元的实 例，在第5,070,032，、 5,095,344、 5,313,421、 5,315,541、 5,343,063、 5,661,053和6,222，762 号美国专利中给出其在存储器系统中的用途及其制造方法。这些专利连同本申请案中所 引用的所有其它专利和专利申请案一起全文以引用的方式并入本文中。NAND阵列利用两个以上存储器单元的串联串(例如16或32)，其和个别位线与参 考电位之间的一个或一个以上选择晶体管连接以形成单元列。字线延伸横跨大量这些列 内的单元。通过致使串中的剩余单元被较难地开启，在编程期间读取并验证列内的个别 单元，以便使流过串的电流视存储于定址单元中的电荷的电平而定。NAND架构阵列及 其作为存储器系统的一部分的操作的实例参阅第5,570,315、 5,774,397、 6,046,935和 6,522,580号美国专利。如前述参考专利中所论述的当前快闪EEPROM阵列的电荷存储元件大多数通常为 导电浮动栅极，通常由传导掺杂的多晶硅材料形成。可用于快闪EEPROM系统的替代 类型的存储器单元利用非传导介电材料替代传导浮动栅极，从而以非易失性方式来存储 电荷。由氧化硅、氮化硅和氧化硅形成的三层电介质(ONO)夹于传导控制栅极与存储 器单元通道上的半导衬底的表面之间。通过从所述单元通道将电子注入所述氮化物中来 编程所述单元，其中所述电子被收集并存储于有限区域中，且通过将热空穴注入所述氮 化物中来擦除所述单元。Harari等人的第2003/0109093号美国专利申请公开案中描述了 使用介电存储元件的若干特定单元结构和阵列。如在大多数全集成电路应用中，用以縮减实施某一集成电路功能所需的硅衬底面积 的压力也存在于快闪EEPROM存储器单元阵列中。不断需要增加可存储于硅衬底的给 定面积内的数字数据的量，以便增加给定尺寸存储器卡和其它类型封装的存储容量，或既增加容量又减小尺寸。一种增加数据的存储密度的方式是每一存储器单元和/或每一存 储单元或元件存储一个以上数据位。这通过将存储元件电荷电平电压范围的窗口划分为两种以上状态而实现。使用四种所述状态允许每一单元存储两个数据位，使用八种状态 则每存储元件存储三个数据位，等等。第5，043，940和5，172，338号美国专利描述了使用 浮动栅极的多状态快闪EEPROM结构及其操作，且使用介电浮动栅极的结构描述于前 述第2003/0109093号美国专利申请公开案中。多状态存储器单元阵列的选定部分因多种 原因也可以第5,930,167和6,456，528号美国专利中所描述的方式在两种状态(二元)下 操作，所述专利连同本申请案中所引用的所有专利和专利申请案一起全文以引用的方式 并入本文中。典型快闪EEPROM阵列的存储器单元划分为被一起擦除的离散的单元区块(擦除区块)。也就是说，所述擦除区块是擦除单位，即可同时擦除的最小数目的单元。每一擦除区块通常存储一个或一个以上页的数据，所述页是编程和读取的最小单位，但可在不同子阵列或平面中并行编程或读取一个以上页。每一页通常存储一个或一个以上扇区的数据，所述扇区的尺寸通过主机系统界定。实例扇区包括512字节的用户数据(遵循 与磁盘驱动器建立的标准)，加上关于所述用户数据和/或存储用户数据的擦除区块的开 销信息的某一数目的字节。所述存储器在每一擦除区块内通常配置有16、 32或更多页，且每一页存储一个或仅少数几个主机扇区的数据。为了在将用户数据编程到存储器阵列中和从其中读取用户数据期间增加并行性的 程度，通常将阵列划分为子阵列(一般称作平面)，其含有其自身的数据寄存器和其它 电路以允许并行操作，以便可同时将数据扇区编程到若干或所有平面的每一者中或从若 千或所有平面的每一者读取数据扇区。单一集成电路上的阵列可物理划分为平面，或每一平面可由单独的一个或一个以上集成电路芯片形成。第5，798，968和5,890,192号美国 专利中描述了所述存储器实施方案的实例。为了进一步有效地管理存储器，可将擦除区块链接在一起以形成虚拟区块或元区块(metablock)。也就是说，界定每一元区块以包括来自每一平面的一个擦除区块。第 6,763,424号美国专利中描述了所述元区块的用途。所述元区块通过主机逻辑区块地址而 被识别为编程和读取数据的目的地。类似地，元区块的所有擦除区块被一起擦除。元区 块可编程于元页的单元中，所述单元包含来自元区块中每一擦除区块的一个页。与此种 大区块和/或元区块一起操作的存储器系统中的控制器执行许多功能，包括从主机接收的 逻辑区块地址(LBA)与存储器单元阵列内的物理区块编号(PBN)之间的转译。擦除 区块内的个别页通常由区块地址内的偏移识别。地址转译通常涉及使用逻辑区块编号(LBN)的中间项和逻辑页。在使用元区块的存储器系统中，所述元区块可为存储器阵 列的有效最小擦除单位。因此，视存储器架构而定，最小擦除单位(区块)可为擦除区 块或元区块。视所述架构而定，术语"区块"可指代擦除区块或元区块。类似地，术语"页"可指代存储器系统的最小编程单位。视存储器系统的架构而定，此可为单一擦除 区块内的页，或可为延伸横跨若干擦除区块的元页。存储于元本文档来自技高网...

【技术保护点】
一种记录来自主机的数据单位的方法，其包含：　　　　提供第一和第二非易失性存储装置；　　　　接收指示所述将被写入的数据单位的主机写入命令；　　　　依据基于所述将被写入的数据单位是否满足预定条件而定，设置所述第一或第二存储装置以用于记录；　　　　在接收来自所述主机的所述数据单位时，将所述数据单位发送到所述正被设置的存储装置；以及　　　　当基于所述所接收的数据单位确定所述预定条件时，将所述数据单位记录到所述设置的存储装置，另外，如果所述第二存储装置未设置，那么设置所述第二存储装置，并将所述所接收的数据单位记录到所述第二存储装置。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：彼得约翰史密斯，瑟吉阿纳托利耶维奇戈罗别茨，艾伦戴维贝内特，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]