用于NAND存储器操作的架构和方法技术

在一种用于读取包括第一存储单元串的存储器件的方法中，在预验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在该第一存储单元串的未被编程的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。在该第一存储单元串的未被编程的所述至少一个存储单元的栅极端子上施加第二偏置电压，其中，第二偏置电压小于第一偏置电压。

【技术实现步骤摘要】
【国外来华专利技术】用于NAND存储器操作的架构和方法
技术介绍
闪速存储器件近来经历了快速发展。闪速存储器件能够在不施加电压的情况下在长时间段内保持所存储的数据。此外，闪速存储器件的读取速率相对较高，以及易于擦除闪速存储器件中的存储的数据和在闪速存储器件中重写数据。因此，闪速存储器件被广泛地用于微型计算机、自动化控制系统等中。为了增加闪速存储器件的位密度以及降低其位成本，已经开发了三维(3D)NAND(NotAND(与非))闪速存储器件。3DNAND存储器件可以包括多个存储单元串。存储单元串的每一者可以包括串联的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管。在验证/读取3D-NAND闪速存储器件的被编程的存储单元的方法中，可以包括预脉冲方案(或阶段)和验证/读取方案(或阶段)。在预脉冲方案中，可以对选定的存储单元串中的存储单元的字线(WL)施加通过电压(诸如6.8伏)，同时可以在未选定的存储单元串处导通TSG晶体管的栅极端子。在该验证/读取方案中，可以进一步通过该验证/读取方案在选定的存储单元串的未选定的WL处保持该通过电压，以及可以对选定的存储单元串中的选定的存储单元的WL施加验证电压。
技术实现思路
本公开内容描述了总体上涉及用于验证/读取3D-NAND存储器件的存储单元的装置和方法的实施例，其用以降低热载流子注入诱发的边缘求和(edgesummation)(ESUM)损耗，以及降低在验证/读取3D-NAND存储器件的存储单元期间的功耗。根据本公开内容的一方面，提供了一种用于读取存储器件的方法。该存储器件可以包括第一存储单元串和第二存储单元串，其中，第一存储单元串可以包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管，以及第二存储单元串可以包括串联连接的BSG晶体管、存储单元和TSG晶体管。在该方法中，在预验证阶段内，可以在第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元可以被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在预验证阶段内，可以在第一存储单元串中的、位于该第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的TSG晶体管之间的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，可以在该第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。此外，在验证阶段内，可以在第一存储单元串中的、位于该第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的TSG晶体管之间的所述至少一个存储单元的栅极端子上施加第二偏置电压。该第二偏置电压小于该第一偏置电压。在一些实施例中，该第二偏置电压比该第一偏置电压小20％到30％。在该方法中，在预验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第一栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第一通过电压。可以在第一存储单元串的选定的存储单元的第二相邻存储单元的栅极端子上施加第一读取电压。此外，在验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第二栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第二通过电压。可以在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第二读取电压。此外，第二通过电压和第二读取电压中的至少一者可以大于第二栅极电压。在该方法中，预验证阶段和验证阶段内，可以在第一存储单元串的BSG晶体管的栅极端子上施加底部偏置电压。在预验证阶段和验证阶段内，可以在第一存储单元串的TSG晶体管的栅极端子上施加顶部偏置电压。在预验证阶段和验证阶段内，可以在位于第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间的任何存储单元的栅极端子上施加正电压。在一些实施例中，第一验证电压可以小于第二验证电压。在一些实施例中，在预验证阶段的第一部分内，第一偏置电压可以使从初始电压增加，以及然后降低至第二偏置电压，其中，在预验证阶段的第二部分内，该第一偏置电压可以等于该第二偏置电压。在预验证阶段内，第一通过电压可以从该初始电压增加到第二通过电压。在预验证阶段内，第一读取电压可以从该初始电压增加到第二读取电压。在预验证阶段的第一部分内，第一栅极电压可以从该初始电压增加到在一段持续时间内维持的电压，以及然后该第一栅极电压降低至第二栅极电压，其中，在预验证阶段的第二部分内，该第一栅极电压可以等于该第二栅极电压。在一些实施例中，底部偏置电压可以从该初始电压增加到在预验证阶段的第二部分和验证阶段内始终维持的电压。顶部偏置电压可以从该初始电压增加到在预验证阶段的第二部分和验证阶段内始终维持的电压。在预验证阶段内，所述正电压可以从该初始电压增加。根据本公开内容的另一方面，提供了一种用于读取存储器件的方法。该存储器件可以包括第一存储单元串和第二存储单元串。第一存储单元串可以包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管。第二存储单元串可以包括串联连接的BSG晶体管、存储单元和TSG晶体管。在该方法中，在预验证阶段内，可以在第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元可以被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在预验证阶段内，在第一存储单元串中的、位于该第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，可以在该第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。此外，在验证阶段内，可以在第一存储单元串中的、位于该第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间的所述至少一个存储单元的栅极端子上施加第二偏置电压。该第二偏置电压可以小于该第一偏置电压。在一些实施例中，该第二偏置电压比该第一偏置电压小20％到30％。在该方法中，在预验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第一栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第一通过电压。可以在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第一读取电压。此外，在验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第二栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第二通过电压。可以在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第二读取电压。此外，第二通过电压和第二读取电压中的至少一者可以大于第二栅极电压。在该方法中，在预验证阶段和验证阶段内，可以在第一存储单元串的BSG晶体管的栅极端子上施加底部偏置电压。在预验证阶段和验证阶段内，可以在第一存储单元串的TSG晶体管的栅极端子上施加顶部偏置电压。在预验证阶段和验证阶段内，可以在位于第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的本文档来自技高网...

【技术保护点】
1.一种用于读取包括第一存储单元串和第二存储单元串的存储器件的方法，所述第一存储单元串包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管，所述第二存储单元串包括串联连接的BSG晶体管、存储单元和TSG晶体管，所述方法包括：/n在预验证阶段内，在所述第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，所述选定的存储单元被编程以及排列在第一相邻存储单元与第二相邻存储单元之间；/n在所述预验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间的至少一个存储单元的栅极端子上施加第一偏置电压；/n在验证阶段内，在所述第一存储单元串的所述选定的存储单元的所述栅极端子上施加第二验证电压；以及/n在所述验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间的所述至少一个存储单元的所述栅极端子上施加第二偏置电压，其中，所述第二偏置电压小于所述第一偏置电压。/n

【技术特征摘要】
【国外来华专利技术】1.一种用于读取包括第一存储单元串和第二存储单元串的存储器件的方法，所述第一存储单元串包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管，所述第二存储单元串包括串联连接的BSG晶体管、存储单元和TSG晶体管，所述方法包括：
在预验证阶段内，在所述第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，所述选定的存储单元被编程以及排列在第一相邻存储单元与第二相邻存储单元之间；
在所述预验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间的至少一个存储单元的栅极端子上施加第一偏置电压；
在验证阶段内，在所述第一存储单元串的所述选定的存储单元的所述栅极端子上施加第二验证电压；以及
在所述验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间的所述至少一个存储单元的所述栅极端子上施加第二偏置电压，其中，所述第二偏置电压小于所述第一偏置电压。


2.根据权利要求1所述的方法，其中，所述第二偏置电压比所述第一偏置电压小20％到30％。


3.根据权利要求1所述的方法，还包括：
在所述预验证阶段内，
在所述第二存储单元串的所述TSG晶体管的栅极端子上施加第一栅极电压，
在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元的栅极端子上施加第一通过电压，以及
在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元的栅极端子上施加第一读取电压；以及
在所述验证阶段内，
在所述第二存储单元串的所述TSG晶体管的所述栅极端子上施加第二栅极电压，
在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元的所述栅极端子上施加第二通过电压，以及
在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元的所述栅极端子上施加第二读取电压，其中
所述第二通过电压和所述第二读取电压中的至少一者大于所述第二栅极电压。


4.根据权利要求3所述的方法，还包括：
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的所述BSG晶体管的栅极端子上施加底部偏置电压；
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的所述TSG晶体管的栅极端子上施加顶部偏置电压；以及
在所述预验证阶段和所述验证阶段内，在位于所述第一存储单元串的所述选定的存储单元的所述第二相邻存储单元与所述第一存储单元串的所述BSG晶体管之间的任何存储单元的栅极端子上施加正电压。


5.根据权利要求1所述的方法，其中，所述第一验证电压小于所述第二验证电压。


6.根据权利要求4所述的方法，其中：
在所述预验证阶段的第一部分内，所述第一偏置电压从初始电压增加，以及然后降低至所述第二偏置电压，在所述预验证阶段的第二部分内，所述第一偏置电压等于所述第二偏置电压，
在所述预验证阶段内，所述第一通过电压从所述初始电压增加到所述第二通过电压，
在所述预验证阶段内，所述第一读取电压从所述初始电压增加到所述第二读取电压，以及
在所述预验证阶段的所述第一部分内，所述第一栅极电压从所述初始电压增加到在一段持续时间内维持的电压，以及然后所述第一栅极电压降低至所述第二栅极电压，在所述预验证阶段的所述第二部分内，所述第一栅极电压等于所述第二栅极电压。


7.根据权利要求6所述的方法，其中：
所述底部偏置电压从所述初始电压增加到在所述预验证阶段的所述第二部分和所述验证阶段内始终维持的电压，
所述顶部偏置电压从所述初始电压增加到在所述预验证阶段的所述第二部分和所述验证阶段内始终维持的电压，以及
在所述预验证阶段内，所述正电压从所述初始电压增加。


8.一种用于读取包括第一存储单元串和第二存储单元串的存储器件的方法，所述第一存储单元串包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管，所述第二存储单元串包括串联连接的BSG晶体管、存储单元和TSG晶体管，所述方法包括：
在预验证阶段内，在所述第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，所述选定的存储单元被编程以及排列在第一相邻存储单元与第二相邻存储单元之间；
在所述预验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第二相邻存储单元与所述第一存储单元串的所述BSG晶体管之间的至少一个存储单元的栅极端子上施加第一偏置电压；
在验证阶段内，在所述第一存储单元串的所述选定的存储单元的所述栅极端子上施加第二验证电压；以及
在所述验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第二相邻存储单元与所述第一存储单元串的所述BSG晶体管之间的所述至少一个存储单元的所述栅极端子上施加第二偏置电压，其中，所述第二偏置电压小于所述第一偏置电压。


9.根据权利要求8所述的方法，其中，所述第二偏置电压比所述第一偏置电压小20％到30％。


10.根据权利要求8所述的方法，还包括：
在所述预验证阶段内，
在所述第二存储单元串的所述TSG晶体管的栅极端子上施加第一栅极电压，
在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元的栅极端子上施加第一通过电压，以及
在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元的栅极端子上施加第一读取电压；以及
在所述验证阶段内，
在所述第二存储单元串的所述TSG晶体管的所述栅极端子上施加第二栅...

【专利技术属性】
技术研发人员：李昌炫，赵向南，李海波，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42