一种利用有效面积来建立记忆体电路的成品率模型的方法技术

本发明专利技术一种利用有效面积来建立记忆体电路成品率模型的方法，包括：（１）建立记忆体原始成品率模型；（２）建立记忆体特征失效成品率的模型；（３）记忆体特征失效的修复计算；（４）记忆体最终成品率的计算；（５）记忆体特征失效和工艺模块的缺陷率的互逆运算，建立记忆体电路成品率模型。本发明专利技术方法利用记忆体的设计版图，记忆体可利用的修复资源以及生产线各个工艺模块的缺陷率曲线，就可以精确地预估记忆体的初始成品率，修复之后的成品率，主要的失效特征的成品率，并且能够优化修复资源的设计。

【技术实现步骤摘要】

本专利技术涉及属于集成电路设计和制造领域，尤其是涉及一种利用有效 面积的概念来建立记忆体电路的成品率模型的方法。
技术介绍
传统上记忆体成品率的估算是用和逻辑电路做比较的方法来得到的。 这样的方法不是很准确因为没有考虑到记忆体电路的特殊性。建立精确的 成品率'模型对记忆体电路的设计和制造具有很好的指导意义。举例来说， 当设计新的记忆体电路时，其最终的成品率是非常重要的。为了保证合适 的成品率，就需要预先设计修复资源。如果修复资源过多，就会浪费芯片 的面积，如果过少，就不能保证最终的成品率。如果可以建立精确的成品 率模型，修复资源的设计就可以根据最终的成品率要求来设定，就可以达 到优化设计的目标。记忆体电路也常常用于成品率的提高，通常用物理解构(PFA)的方法 来对特征失效作出分析，从而建立起缺陷的分布。如果可以建立起精确的 成品率模型，就可以从特征失效的成品率反推出各个工艺模块的缺陷率， 从而精确地知道各个模块的工艺情况。综上所述，建立有效的记忆体成品率模型，可以对记忆体电路的设 计以及生产线工艺的研发有很重要的指导作用。
技术实现思路
本专利技术提出了一种利用有效面积来建立记忆体电路的成品率模型的方 法，是基于记忆体的电路版图，其可用的修复资源以及生产线的缺陷率来 建立成品率模型。本专利技术的利用有效面积来建立记忆体电路的成品率模型的方法，依次 包括如下步骤1.记忆体原始成品率模型的建立通过对每层的断电和漏电缺陷曲线和该层的断电和漏电的有效面积的乘积来积分来获得该层的断电和漏电的成品率；通过玻松模型来获得每 种接触孔的成品率；最后整个记忆体产品的成品率是所有以上单个成品率 的乘积。在建立原始成品率模型的过程中，修复电路部分不应被包括在内。2.记忆体特征失效成品率的模型的建立首先对记忆体中的所有版图的元素进行标识，用蒙特卡洛的方法来模 拟缺陷发生的各种可能情况，并且计算该种情况的有效面积。记忆体电路是由两部分组成的； 一部分是周围的地址解码电路和》文大 电路，即X地址解码器和Y地址解码器，他们用来给记忆体单元赋予一个 地址，并且能够单独地写和读；另一部分是记忆体单元，是由单个的单元 重复而组成的，每一个记忆体的最小单元是完全相同的。在记忆体内部， 还有一部分是用来修复失效电路的。他们和其它记忆体是一样的，只是没 有连入电^各。当内部的单元失效后，这一部分就可以用来修复。记忆体的 这种结构决定了其失效特征的确定性，并且其失效特征和其内部电路版图 图形的的失效特征具有对应性。可以根据缺陷发生在电路的位置和设计层 的不同，来精确地预测任何缺陷可能造成的特征失效的种类。举例来说， 由于记忆体单元的唯一性，某个位置的接触孔失效可能会造成单个单元的 失效，另一个位置的接触孔失效可能会造成两个临近的单元同时失效。特征失效成品率的模型就是根据实际的或者假设的缺陷率模型条件 下，模拟缺陷可能发生的所有可能性，进而计算出发生各种特征失效的有 效面积。3.记忆体特征失效的修复计算首先根据蒙特卡洛模拟方法所模拟的不同尺寸的缺陷可能造成的所 有设计版图上图形失效的特征，判断其图形失效所对应的特征失效，然后 再根据可用的修复资源来判断该特征失效是否能够被修复。在修复资源一定或者假设一定的修复资源的情况下，可以决定修复资 源是否能够修复每种特征失效；如果该特征失效可以被所有的资源修复，该特征失效则被列为是可以修复的；如果某一特征的失效是现有修复资源 不可修复的，该特征失效则被列为不可修复的。4. 记忆体最终成品率的计算在判断各种不同的特征失效是否能够被修复之后，对于能够被修复的 特征失效，就从原始成品率模型中减去其各层的有效面积和各个接触孔的 个数；对于不能修复的特征失效，则不做任何运算；经过这个过程以后， 剩下的有效面积和接触孔的个数就是无法修复的部分，进而就可以获取最 终产品的成品率。在第二步建立特征失效成品率的过程中，每种特征失效的层的有效面 积以及单个接触空的个数。在第 一 步建立整个芯片的成品率模型的过程 中，整个芯片的层的有效面积和单接触孔已经获得。记忆体最终成品率的计算是由有效面积和单接触孔的个数的运算来 得到的。如果该特征失效是被可以修复的，其各个层的有效面积和单接触 孔的个数就应被从整个芯片的有效面积和接触孔的个数中除去；相反，如 果该特征失效是不可修复的，则其有效面积和接触孔个数不应减去。经过 这样的有效面积和单个接触孔的运算，剩下的有效面积和单个接触孔的个 数就会用于做最终成品率的计算，其成品率就是经过^奮复之后的成品率。5. 记忆体特征失效和工艺模块的缺陷率的互逆运算方法建立了特征失效成品率模型之后，其有效面积和单接触孔的数目可以 计算出起成品率。如果从实际的生产中知道各个特征失效的实际成品率， 就可以计算出每个工艺模块的缺陷率。这是一个可逆的过程，实际上是通 过解析线性的方程得到各个模块的缺陷率。本专利技术方法有以下优点(1) 可以精确地预测记忆体电路的成品率从而对记忆体电路的设计具 有指导意义；(2) 可以建立特征失效的成品率模型；(3)可以实现实际的特征失效的成品率和各个工艺^=莫块的缺陷率的互 逆运算。附图说明图i是本专利技术的流程图2是记忆体单元内部M1层版图3是记忆单元体内部M1标识的例子；图4是一个缺陷造成M1断电的例子；图5是工艺模块的缺陷率和特征失效互逆运算图。具体实施例方式现在采用典型的数据结合图1的程序流程说明本专利技术方法的具体过程1.记忆体原始成品率模型的建立记忆体电路原始成品率模型是每层或各个工艺模块断电和漏电缺陷的 有效面积和单接触孔的个数为基础而建立的。该成品率模型包含每层或各 个工艺模块的成品率以及每种接触孔的成品率，他们的乘积就是最后整个 记忆体产品的初始成品率。下面以SRAM记忆体单元为例来说明此过程。 一般而言，SRAM记忆 体单元包含有AA， POLY, CONTACT, Ml， VIA1， M2， VIA2和M3层。其周 围电路可能包含有其它高层金属比如M4和M5以及接触孔VIA4。其原始成 品率是由每层的断电和漏电成品率以及每种接触孔的成品率所构成的。所 以其成品率应包含以下内容AA断电成品率POLY断电成品率 Ml断电成品 M2断电成品 M3断电成品 M4断电成品 M5断电成品率率率率率AA漏电成品率 POLY漏电成品率 Ml漏电成品率 M2漏电成品率 M3漏电成品率 M4漏电成品率 M5漏电成品率 Poly CONTACT成品 NAA CONTACT成 PAA CONTACT成品 VIA1成品率 VIA2成品率 VIA3成品率 VIA4成品率 最终产品的成品率是以上各个成品率的乘积。每层的断电和漏电成品率模型是由两条曲线乘积的积分来得到的。一 条是该层的断电和漏电缺陷曲线，它们可以从光学检测设备的测量结果来 获取；第二条是该层的断电和漏电的有效面积曲线，它们可以从记忆体的 设计版图来得到。这两条曲线都是缺陷尺寸的函数， 一共可能的该层失效 缺陷等于两条线的乘积的积分。下面以M1漏电成品率来说明以下过程。M1漏电所有可能的缺陷=pD(x)*c4(JC)^<formula>formula see original document page 7</form本文档来自技高网...

【技术保护点】
一种利用有效面积来建立记忆体电路成品率模型的方法，包括：（１）建立记忆体原始成品率模型；（２）建立记忆体特征失效成品率的模型；（３）记忆体特征失效的修复计算；（４）记忆体最终成品率的计算；（５）记忆体特征失效和工艺模块的缺陷率的互逆运算，建立记忆体电路成品率模型。

【技术特征摘要】
1.一种利用有效面积来建立记忆体电路成品率模型的方法，包括(1)建立记忆体原始成品率模型；(2)建立记忆体特征失效成品率的模型；(3)记忆体特征失效的修复计算；(4)记忆体最终成品率的计算；(5)记忆体特征失效和工艺模块的缺陷率的互逆运算，建立记忆体电路成品率模型。2. 根据权利要求1所述的方法，其特征在于所述的建立记忆体原始 成品率模型的方法包括通过对每层的断电和漏电缺陷曲线和该层的断电和漏电的有效面积的乘积来积分来获得该层的断电和漏电的成品率；通过 玻松模型来获得每种接触孔的成品率；最后产品的成品率是所有以上单个 成品率的乘积。3. 根据权利要求1所述的方法，其特征在于所述的建立记忆体特征 失效成品率的模型的方法包括首先对记忆体中的所有版图的元素进行标 识，用蒙特卡洛的^f莫拟方法来模拟缺陷发生的各种可能情况，并且计算该 种情况发生的有效面积。4....

【专利技术属性】
技术研发人员：任杰，郑勇军，马铁中，史峥，严晓浪，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]