降低电子电路的线间耦合的布线方法和装置制造方法及图纸

提出了一种降低电子电路的线间耦合的布线方法，其中根据其耦合特性分类多组网络，并且根据耦合特征选择分配给该多组网络的线间间隔。

【技术实现步骤摘要】

本专利技术涉及一种降低电子电路的线间耦合的布线方法。
技术介绍
在制造微电子元件例如计算机处理单元(CPU)和专用集成电路 (ASIC)时涉及许多步骤和过程，所述计算机处理单元(CPU)和专用集 成电路(ASIC)在计算机、移动电话和便携式电子装置中广泛应用。制造 越来越小的电子装置，在制造CPU和ASIC中形成了新的挑战。半导体装 置中材料先前不影响可加工性或者性能的物理特征成了主要阻碍。由于引起相邻线电容耦合的减缩距离准则(线间距)，因此设计 现代电子电路例如线尺寸为130nm及以下的CPU和ASIC变得越来越难。 耦合描述了一种电磁效应，这里一条线(干扰线)中的信号变化会影响临 近线(受扰线)中的信号。干扰线或者会引起受扰线改变其在某时间跨度 上的静态值，即所谓的假信号，或者会引起受扰线中加速或者减速的 信号变化。因为可传^m的信号，所以在任何情况下这都会引起数字系 统失效。已知几种方法消除干扰线和受扰线之间的电容耦合。 在本领域中已知的减少耦合问题的最简单方法涉及以标准布线进行， 然后手动或者自动地后加工解决该问题。基于所谓的Steiner布线，在时序 收敛后完成标准布线本文档来自技高网...

【技术保护点】
一种减小电子电路的线间耦合的布线方法，其特征在于，将表示所述电子电路的线的网络组根据其耦合特征进行分类，并且根据所述耦合特征选择分配给网络组的线间间隔。

【技术特征摘要】
EP 2006-11-15 06124167.51.一种减小电子电路的线间耦合的布线方法，其特征在于，将表示所述电子电路的线的网络组根据其耦合特征进行分类，并且根据所述耦合特征选择分配给网络组的线间间隔。2. 才艮据权利要求l的方法，其特征在于，增加临近线间的间隔以避免 耦合。3. 根据权利要求1或2的方法，其特征在于，将网络组根据其耦合特 征进行分类，其中至少一组网络分类为受扰组，其包括分类为一个或多个 耦合问题的受扰网络的网络，至少一组网络分类为干扰组，其包括分类为 一个或多个耦合问题的干扰网络的网络，并且将特定距离规则应用至所述 不同的网络组。4. 才艮据权利要求1至3中任一项的方法，其特征在于，另外引入至 少 一组受扰-干扰组，其包括分类为一个或多个耦合问题的受扰网络和干 扰网络的网络；以l或者默认组，其包括对耦合问题不灵敏的网络。5. 根据权利要求1至4中任一项的方法，其特征在于，为在电子电路 布图中应用所述网络组，将特定线类型(V、 A、 VA、 D)分配至特定网 络组。6. 根据权利要求1至5中任一项的方法，其特征在于，根据邻近线的 特定线类型(V、 A、 VA、 D),选择邻近线间的间隔。7. 根据权利要求1至6中任一项的方法，其特征在于，在第一线和第 二线间应用笫一距离规则，所述第二线与第一线邻近，除非所述第一线为受扰线(V)，所述第二线为干扰线(A)或者受扰-干 扰线(VA),或者所述第一线为干扰线(A)，所述第二线为受扰线(V)或者受扰-干 扰线(VA),或者所述第一线为受扰-干扰线(VA),所述第二线为受扰线(V)或者 干扰线(A)或者受扰-干扰线(VA)，这里，对于这些情况应用第二距离规则。8. 根据权利要求7的方法，其特征在于，利用第一距离规则，将最小 间隔(d)选择为第一间隔(sl)。9. 根据权利要求8的方法，其特征在于，利用第二距离规则，将额外 间隔(e)添加至第一间隔(sl)，从而获得第二间隔(s2)。10. 根据权利要求1至7...

【专利技术属性】
技术研发人员：M比勒，DS瑟奇，M百来迪，AP马西尼，JJ库尔丁，C瓦基尔茨斯，DR塞帕尔，BA迈尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]