处理数字媒体流制造技术

本发明专利技术提供了用于处理数字采样的方法和数字处理器。该处理器（２０）可以包括用于在时域中处理数字采样的时域处理引擎和用于在频域中处理数字采样的频域处理引擎。在该处理器（２０）中设置有共享存储器（３４），利用该共享存储器可交换经时域处理的采样和经频域处理的采样。时域处理引擎可以以逐采样的方式处理数据采样，而频域处理引擎以基于块的方式处理数据采样。处理引擎可以被集成在单个ＤＳＰ芯片中。提供了产生中断的中断发生器，输入缓冲器响响应于中断将输入数据采样传输到处理器，并且输出缓冲器响应于中断将输出数据采样传输到数字采样总线。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及处理数字媒体流领域。更具体地说，在一个实施例 中，本专利技术涉及在时域和频域中处理数字数据的方法和系统。
技术介绍
在对数字媒体流(例如，数字音频流)进行处理时，需要两类算法 1)基于块的(BB)算法，其中音频数据块被累积然后作为一个单元处理，以及2)逐采样(SS)算法，该算法以每次一个采样的方式处理音频 数据。频域或者BB算法具有计算灵活性更大的优点，例如，可以实现更 长的有限冲激响应或者FIR滤波器，能够实现基于快速傅立叶变换或者 FFT的算法，其代价是在可以开始处理之前必须累积数据块，从而添加了 等待时间。SS处理具有等待时间和开销非常低、对参数改变基本上立即作 出响应的优点，这在例如改变到图形均衡器的参数的应用中可能非常有 益。SS处理的低开销极大地简化了音频系统中不同SS软件算法的动态加 载和卸载，这使得能够实现响应于实时输入对音频流的效果处理进行快速 修改。现有数字信号处理或者DSP系统被设计为专门充当BB和SS处理 器，而不是同时充当二者。因此，标准的现有方法要么在单独的引擎中处 理SS和BB算法，要么将SS算法转换成BB算法，并且承受等待时间和 开销对SS算法的性能的不利影响。
技术实现思路
根据本专利技术，提供了一种用于处理媒体数据(例如，数字音频、视频 等)的数字处理设备和方法。本专利技术扩展到包含指令序列的机器可读介质，所述指令序列在被机器执行时致使所述机器执行这里所述的任何方法。从所附附图和下面的详细描述将清楚看出本专利技术的其他特征。附图说明现在参考附图通过示例描述本专利技术。在附图中，图1示出了根据本专利技术一个实施例的示例性数字处理器模块的示意框 图，该数字处理器模块用于在单个设备中在时域和频域中处理数据；图2示出了根据本专利技术的示例性方法的示意流程图，该方法用于处理 时域数据或者逐采样数据；图3示出了也是根据本专利技术的示例性时域中断子例程(TDISR)的示 意流程图4示出了示例性数字信号处理器(DSP)内的前台和后台处理的示 意流程图5示出了也是根据本专利技术的示例性DSP的示意框图； 图6示出了图5的示例性DSP的进一步细节；图7示出了用于执行前台例程或处理的示例性基本方法的示意流程图8示出了利用公共存储器或共享存储器的逐采样和基于块的功能之 间的示例性交互的示意流程图9示出了根据本专利技术一个实施例的示例性数字处理系统或子系统的 示意流程图，该系统或子系统包括根据本专利技术的DSP模块；图10示出了根据本专利技术实施例的示例性路由控制器或主机接口的示 意框图，该路由控制器或主机接口用于在图9的数字处理系统中路由数字 数据；以及图11示出了示例性主机接口与图5和图6的DSP之间的示例性互连 的示意框图。具体实施例方式下面描述用于处理数字媒体数据的方法和设备。在下面的描述中，为了说明目的，阐述了许多具体细节，以便于充分理解本专利技术。但是，对于 本领域的技术人员来说很明显的，没有这些具体细节也可以实施本专利技术。 此外，尽管通过参考处理音频数据的示例描述了本专利技术，但是应当注意到 本专利技术可以用来处理任何数字数据(包括视频数据)。参考图1，标号20总地指示数字信号处理器(DSP)模块的体系结构，在一个实施例中，该体系结构给出了用于在同一处理引擎中处理逐采样(SS)或时域处理算法，以及基于块的(BB)或频域算法的统一编程 环境。该处理引擎可以是包括用于在SS和BB域之间传递数据的共享存储 器接口 24 (参见图5)的DSP 22。例如，可以在BB或频域处理引擎26 和SS或时域处理引擎28之间传递数据。因此，由DSP 22处理的不同效 果可以在不同处理或效果引擎之间被链接或传递。在图1所示的处理引擎 22中，为了清楚起见，省略了这种引擎中包括的各种标准组件。本领域技 术人员将容易地认识到已被省略的标准组件。在一个实施例中，DSP模块 20限定或者形成音频处理设备(例如声卡等)的一部分。因此，DSP模块 20可以是个人计算机、MP3播放器、便携式数字媒体播放器、个人数字助 理(PDA)、蜂窝电话，或者用于对诸如音频和/或视频之类的数字媒体进 行处理的任何其他装置或设备的一部分。DSP 22的示例性体系结构可以将具有本地通用寄存器(GPR) 30的 标准DSP编程模块和X和Y存储器32组合起来。在一个实施例中，与具 有非常大的寄存器空间(例如，通用寄存器30)和用于在其他音频处理引 擎(其可能是采样锁定的)之间传递数据的缓冲器(例如，采样速率锁定 往复式缓冲器(sample rate locked ping-pong buffers) 34，参见图1)的逐 采样编程模块一起提供有并行地址产生。BB和SS环境可通过中断(例 如，低等待时间采样速率锁定中断36)被链接到一起，该中断对示例采样 速率锁定往复式缓冲器34的切换进行同步。在一个实施例中，采样速率 锁定中断36是由采样锁定时基(timebase)模块38产生的。在一个实施 例中，DSP 22、采样锁定时基模块38和缓冲器34都被集成在单个VLSI 芯片或电路上。采样锁定时基模块38和缓冲器34同样也可以被集成在 DSP 22的电路内。在一个示例性实施例中，在共享存储器环境40 (参见图5)中提供对 多个软件DSP效果(例如，混响、回声、合声、图形均衡、空间化等)的 同时动态分配，该共享存储器环境40采用用于DSP 22的线程交织处理器 体系结构。例如，每个DSP线程可以对用于SS处理的唯一的或专用的大 寄存器组进行处理，但是可以通过可以被映射到特定线程的1/0空间中的 采样速率锁定往复式缓冲器34或者通过共享存储器40 (在传递数据块用 于BB处理时可能有用)通信。从而每个DSP线程能够将采样速率锁定数 据发送和接收到/自另一个线程，或者例如经由音频总线42或者DMA接 口或控制器44将采样速率锁定数据发送和接收到/自DSP 22外的外部采样 速率锁定处理引擎。每个交织线程可以被同一个低等待时间采样锁定中断 源(例如中断36)中断，以进行同步SS处理。共享存储器环境40可以被 集成在DSP 22内，并且可以被映射到DSP的I/O空间中。在一个实施例中，往复式缓冲器34在其输入和输出上是双缓冲的。 采样速率锁定多路复用器可以对位于音频总线42和DSP 22之间的往复式 缓冲器34进行控制，使得在给定的采样周期中DSP 22和音频总线42中 只有一个可以访问给定的缓冲器。因此，在一个实施例中，DSP22和音频 总线42同时访问给定的缓冲器是不允许的。在往复式缓冲器34中，当一 个缓冲器正接收或发送新数字数据发送时，另一个缓冲器保持对正被操作 的数据的先前发送。图1的示例性DSP模块22可以是线程交织的DSP，其包括嵌套中断 控制器46，嵌套中断控制器46接收来自采样锁定时基模块38的采样速率 锁定中断36 (采样锁定中断通知)，采样锁定时基模块38又被与示例采 样同步音频总线42的采样速率同步(例如，经由采样时钟参考)。DSP 22还被耦合到采样速率锁定往复式缓冲器34，具体而言，耦合到其采样 同步输入缓冲器48和其采样同步输出缓冲器50。输入和输出缓冲器48和 50是与前述采样锁定中断36同步地切换的往复式缓冲器。每个往复式缓 冲器48和50的一侧通本文档来自技高网...

【技术保护点】
一种用于处理数字采样的数字处理器，该处理器包括：时域处理引擎，用于在时域中处理数字采样；频域处理引擎，用于在频域中处理数字采样；在所述数字处理器中设置的共享存储器，利用所述共享存储器可交换经时域处理的采样和经频域处理的采样。

【技术特征摘要】
【国外来华专利技术】US 2004-6-23 10/875,2591.一种用于处理数字采样的数字处理器，该处理器包括时域处理引擎，用于在时域中处理数字采样；频域处理引擎，用于在频域中处理数字采样；在所述数字处理器中设置的共享存储器，利用所述共享存储器可交换经时域处理的采样和经频域处理的采样。2. 如权利要求1所述的处理器，其中，所述时域处理引擎以逐采样方 式处理数据采样，并且所述频域处理引擎以基于块的方式处理数据采样。3. 如权利要求1所述的处理器，其中，所述时域处理引擎和所述频域 处理引擎被集成在数字信号处理器(DSP)芯片中。4. 如权利要求3所述的处理器，其中，所述共享存储器是所述DSP芯 片上设置的X和Y随机存取存储器(RAM)。5. 如权利要求1所述的处理器，包括将所述处理器接口到数字采样总 线的至少一个输入/输出缓冲器，所述数字采样总线将所述数字采样提供给 所述处理器并且从所述处理器接收经处理的数字采样。6. 如权利要求5所述的处理器，其中，所述数字采样总线是采样同步 的数字音频总线和数字视频总线之一。7. 如权利要求6所述的处理器，其中，所述数字采样总线在多个时隙 中传输所述数字采样，所述多个时隙将数据采样提供给所述处理器和从所 述处理器接收数据采样。8. 如权利要求5所述的处理器，包括用于从所述数字采样总线接收数 据采样的输入缓冲器和用于将数据采样提供给所述数字采样总线的输出缓 冲器。9. 如权利要求8所述的处理器，其中，所述输入缓冲器和输出缓冲器 是往复式缓冲器。10. 如权利要求9所述的处理器，包括基于所述数字采样总线产生中 断的中断发生器，其中所述输入缓冲器响应于所述中断将输入数据采样传 输到所述处理器，并且所述输出缓冲器响应于所述中断将输出数据采样传 输到所述数字采样总线。11. 如权利要求5所述的处理器，其中，所述数字采样被逐采样地在所述DSP和所述数字采样总线之间交换。12. 如权利要求1所述的处理器，其中，所述处理器是线程交织数字 信号处理器(DSP)，并且数字采样可经由所述共享存储器在所述时域处 理引擎的线程和所述频域处理引擎之间交换。13. 如权利要求1所述的处理器，包括输入缓冲器和输出缓冲器，其 中所述处理器-从数字采样总线有选择地提取数字采样以进行处理，所述数字采样是 在分配给所述处理器的所述数字采样总线的至少一个时隙中提供的； 有选择地将经处理的数字采样插入分配给其的时隙中；并且 沿所述数字采样总线不加改变地传递其接收到的并且与其他处理设备 相关联的数字采样。14. 如权利要求1所述的处理器，其 以逐采样方式累积来自数字采样总线的数字采样； 标识已接收到一块数字采样的时间；在已接收到一个完整的块后在所述频域中处理所述块；并且 将经处理的采样块以逐采样方式传输到所述数字采样总线。15. 如权利要求1所述的处理器，其中，频域处理在前台例程中执 行，并且时域处理在后台例程中执行，响应于中断进入所述后台例程。16. 如权利要求15所述的处理器，其中，所述数字采样总线是以环形 配置布置的时分复用总线。17. 如权利要求16所述的处理器，其中，所述数字采样总线包括 由时分复用时隙限定的多个媒体通道；以及包括用来向所述处理器标识每个媒体通道的通道标识数据的通道标识 路径。18. 如权利要求17所述的处理器，包括用来标识所述处理器接收到来 自每个通道的数字采样的时间的标识符，其中所述中断响应于所述标识符 而被产生。19. 如权利要求1所述的处理器，其中，所述处理器被设置在数字音频处理设备的超大规模集成电路(VLSI)中。20. —种用于数字处理器中处理数据采样的方法，该方法包括 在设置在所述数字处理器中的共享存储器中存储数据采样存储； 在时域中对在所述共享存储器中提供的数字采样进行处理；以及 在频域中对在所述共享存储器中提供的数字采样进行处理，其中经时域处理的采样和经频域处理的采样可经由所述共享存储器交换。21. 如权利要求20所述的方法，其中，在时域处理期间，数据采样以 逐采样方式被处理，并且在频域中，数据采样以基于块的方式被处理。22. 如权利要求20所述的方法，包括在单个集成数字信号处理器 (DSP)芯片中在所述时域和所述频域数据中处理数据采样。23. 如权利要求20所述的方法，其中，所述共享存储器是所述DSP芯 片上设置的X和Y随机存取存储器(RAM)，该方法包括在所述RAM和 时域处理引擎之间以及所述RAM和频域处理引擎之间交换采样数据。24. 如权利要求20所述的方法，包括经由至少一个输入/输出缓冲器将 所述处理器接口到数字采样总线，所述输入/输出缓冲器将所述数字采样提 供给所述处理器并且从所述处理器接收经处理的数字采样。25. 如权利要求24所述的方法，其中，所述数字采样总线是采样同步 的数字音频总线和数字视频总线之一。26. 如权利要求25所述的方法，包括在多个时隙中在所述处理器和所 述采样总线之间传输所述数字采样，所述多个时隙将数据采样...

【专利技术属性】
技术研发人员：卡尔K威克兰德，
申请(专利权)人：创新科技有限公司，
类型：发明
国别省市：SG[新加坡]