薄膜晶体管及其制造方法技术

薄膜晶体管(101)具有栅极(2)；半导体层(4)，在栅极上隔着栅极绝缘层(3)配置；源极(8s)，在半导体层(4)的一部分上隔着第一接触层(Cs)配置；漏极(8d)，在另一部分上隔着第二接触层(Cd)配置,第一和第二接触层具有包含第一非晶硅层和N个(N为1以上的整数)双层结构S(n)(n为1以上且N以下的整数)的层叠结构，所述第一非晶硅层与所述源电极或所述漏电极直接接触,所述N个双层结构S(n)分别由第二非晶硅层72(n)、与第二非晶硅层72(n)的上表面直接接触的第三非晶硅层73(n)构成,各双层结构S(n)的第二非晶硅层以及第三非晶硅层中的n型杂质浓度C2(n)、C3(n)和第一非晶硅层的n型杂质浓度Cl对于任意的n,满足C2(n)<C3(n)<C1的关系。

【技术实现步骤摘要】
【国外来华专利技术】薄膜晶体管及其制造方法
本专利技术涉及薄膜晶体管及其制造方法。
技术介绍
薄膜晶体管(ThinFilmTransistor,以下称为“TFT”)作为例如液晶显示装置、有机EL显示装置等显示装置的有源矩阵基板中的开关元件使用。在本说明书中，这种TFT称为“像素用TFT”。以往，作为像素用TFT，非晶硅膜(以下简称为“a-Si膜”)作为活性层的非晶硅TFT、多晶硅膜(以下简称为“poly-Si膜”)作为活性层的多晶硅TFT等被广泛使用。一般地，由于poly-Si膜的场效应迁移度比a-Si膜的场效应迁移度更高，因此，多晶硅TFT具有与非晶硅TFT相比高的电流驱动力(即，导通电流大)。将在活性层的基板侧配置有栅极电极的TFT称为“底栅型TFT”,将在活性层的上方(基板的相反侧)配置有栅极电极的TFT称为“顶栅型TFT”。若形成底栅型TFT作为像素用TFT,则有时比形成顶栅型TFT在成本方面更有利。多晶硅TFT通常为顶栅型,但也提出了底栅型的多晶硅TFT。作为底栅型TFT,已知有沟道蚀刻型TFT(以下称为“CE型TFT”)和蚀刻阻挡型TFT(以下称为“ES型TFT”)。在CE型TFT中,在活性层上直接形成导电膜,对该导电膜进行图案化,从而得到源极和漏极(源极漏极分离)。对此,在ES型TFT中,以用作为蚀刻阻挡发挥作用的绝缘层(以下,称为“保护绝缘层”)覆盖活性层的沟道部分的状态下进行源极-漏极分离工序。例如,专利文献1及2公开了将多晶(或非晶)硅层作为活性层的底栅型(ES型)的TFT。在这些文献中,在TFT的活性层与源极以及漏极之间分别设置有包含杂质的半导体层。在本说明书中,将连接电极与活性层的低电阻的半导体层称为“接触层”。现有技术文献专利文献专利文献1:日本特开平6-151856号公报专利文献2：国际公开第2016/157351号
技术实现思路
本专利技术所要解决的技术问题有源矩阵基板的像素用TFT不仅要求导通特性的提高,还要求截止特性的提高。然而,在现有的TFT中,在栅极与漏极重叠的区域,会有从栅极-漏极间的高电场产生因量子力学的隧道效应导致的漏电流(GIDL:Gate-InducedDrainLeakage，栅致漏极泄漏)、截止漏电流变大的情况。详细内容后文叙述。当截止漏电流较大时,例如有可能在显示面板的点亮时产生显示不均等使显示特性降低。本专利技术的一实施方式是鉴于上述情况而完成的，其目在于，提供一种能够减小截止漏电流的薄膜晶体管及其制造方法。用于解决技术问题的技术方案根据本专利技术的一实施方式的薄膜晶体管，包括：基板；栅极,被所述基板支承；栅极绝缘层,覆盖所述栅极；半导体层，其为配置在所述栅极绝缘层上的半导体层,所述半导体层包括:第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道区域；第一接触层,配置于所述半导体层的所述第一区域上；第二接触层,配置在所述半导体层的所述第二区域上；源极,配置在所述第一接触层上,经由所述第一接触层与所述第一区域电连接；漏极,配置在所述第二接触层上,经由所述第二接触层与所述第二区域电连接，所述第一接触层和所述第二接触层分别具有包含第一非晶硅层的层叠结构，所述第一非晶硅层与所述源电极或所述漏电极直接接触,所述层叠结构包含N个(N为1以上的整数)双层结构S(n)(n为1以上且N以下的整数),所述N个双层结构S(n)分别由第二非晶硅层、与所述第二非晶硅层的上表面直接接触的第三非晶硅层构成,在将所述双层结构S(n)分别具有的所述第二非晶硅层中含有的n型杂质的浓度设为C2(n)，将所述第三非晶硅层中含有的n型杂质的浓度设为C3(n)，将所述第一非晶硅层中含有的n型杂质的浓度设为Cl时,对于任意的n,满足C2(n)<C3(n)<C1的关系。在一实施方式中,所述N为3以上。在一实施方式中,所述N为5以上。在一实施方式中,所述双层结构S(n)中的所述第二非晶硅层和所述第三非晶硅层的厚度分别为20nm以下。在一实施方式中,所述第一非晶硅层的电阻率ρ1为300Ω·cm以下,所述第二非晶硅层的电阻率ρ2为1×105Ω·cm以上,所述第三非晶硅层的电阻率ρ3为500Ω·cm以上且小于90000Ω·cm。在一实施方式中,所述浓度Cl为5×1019atoms/cm3以上且1×1023atoms/cm3以下。在一实施方式中,所述浓度C3(n)为1.2×1017atoms/cm3以上且4×1019atoms/cm3以下。在一实施方式中,所述层叠结构还包括与所述半导体层的所述第一区域或所述第二区域直接接触的第四非晶硅层,当设所述第四非晶硅层中含有的n型杂质的浓度为C4时,对于任意的n,满足C2(n)＜C4的关系。在一实施方式中,所述半导体层具有多晶硅区域,所述多晶硅区域包括所述第一区域、所述第二区域以及所述沟道区域,所述第四非晶硅层中含有的n型杂质的浓度C4对于任意的n,满足C3(n)＜C4的关系。在一实施方式中,所述浓度C4为5×1019atoms/cm3以上且1×1023atoms/cm3以下。在一实施方式中,从所述基板的法线方向看时,所述半导体层还包括配置在所述多晶硅区域的外侧的非晶硅区域。根据本专利技术的其他实施方式的薄膜晶体管，包括：基板；栅极,被所述基板支承；栅极绝缘层,覆盖所述栅极；半导体层，其为配置在所述栅极绝缘层上的半导体层,所述半导体层包括:第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道区域；第一接触层,配置于所述半导体层的所述第一区域上；第二接触层,配置在所述半导体层的所述第二区域上；源极,配置在所述第一接触层上,经由所述第一接触层与所述第一区域电连接；漏极,配置在所述第二接触层上,经由所述第二接触层与所述第二区域电连接，所述第一接触层以及所述第二接触层分别是含有n型杂质的非晶硅层,所述非晶硅层具有：接触区域,与所述源电极或所述漏电极接触,所述n型杂质的浓度为R1以上；浓度调制区域,其位于所述接触区域与所述半导体层之间,在从所述源电极或所述漏电极朝向所述半导体层的深度方向上的所述n型杂质的浓度分布发生变化,所述浓度调制区域交替地分别具有两个以上的第一倾斜区域和第二倾斜区域,所述第一倾斜区域包含所述深度方向上的所述浓度在20nm的范围内从R3向R2降低的部分,所述第二倾斜区域包含所述深度方向上的所述浓度在20nm的范围内从R2向R3上升的部分,所述浓度R1、R2、R3满足R2<R3<R1的关系。在一实施方式中,在所述第一倾斜区域中,所述浓度降低2个以上数量级。在一实施方式中,所述浓度R1是4.5×1019atoms/cm3,所述浓度R2是1.5×1017atoms/cm3,所述浓度R3是4.5×1017atoms/cm3。根据本专利技术的又一其他实施方式的薄膜晶体管，包括：基板；栅极,被所述基板支承；栅极绝缘层,覆盖所述栅极；半导体层，其为配置在所述栅极绝缘层上的半导体层,所述半导本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管,其特征在于,包括：/n基板；/n栅极,被所述基板支承；/n栅极绝缘层,覆盖所述栅极；/n半导体层，其为配置在所述栅极绝缘层上的半导体层,所述半导体层包括:第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道区域；/n第一接触层,配置于所述半导体层的所述第一区域上；/n第二接触层,配置在所述半导体层的所述第二区域上；/n源极,配置在所述第一接触层上,经由所述第一接触层与所述第一区域电连接；/n漏极,配置在所述第二接触层上,经由所述第二接触层与所述第二区域电连接，/n所述第一接触层和所述第二接触层分别具有包含第一非晶硅层的层叠结构，所述第一非晶硅层与所述源电极或所述漏电极直接接触,/n所述层叠结构包含N个双层结构S(n)，其中N为1以上的整数，n为1以上且N以下的整数,所述N个双层结构S(n)分别由第二非晶硅层、与所述第二非晶硅层的上表面直接接触的第三非晶硅层构成,/n在将所述双层结构S(n)分别具有的所述第二非晶硅层中含有的n型杂质的浓度设为C2(n)，将所述第三非晶硅层中含有的n型杂质的浓度设为C3(n)，将所述第一非晶硅层中含有的n型杂质的浓度设为Cl时,对于任意的n,满足C2(n)<C3(n)<C1的关系。/n...

【技术特征摘要】
【国外来华专利技术】1.一种薄膜晶体管,其特征在于,包括：
基板；
栅极,被所述基板支承；
栅极绝缘层,覆盖所述栅极；
半导体层，其为配置在所述栅极绝缘层上的半导体层,所述半导体层包括:第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道区域；
第一接触层,配置于所述半导体层的所述第一区域上；
第二接触层,配置在所述半导体层的所述第二区域上；
源极,配置在所述第一接触层上,经由所述第一接触层与所述第一区域电连接；
漏极,配置在所述第二接触层上,经由所述第二接触层与所述第二区域电连接，
所述第一接触层和所述第二接触层分别具有包含第一非晶硅层的层叠结构，所述第一非晶硅层与所述源电极或所述漏电极直接接触,
所述层叠结构包含N个双层结构S(n)，其中N为1以上的整数，n为1以上且N以下的整数,所述N个双层结构S(n)分别由第二非晶硅层、与所述第二非晶硅层的上表面直接接触的第三非晶硅层构成,
在将所述双层结构S(n)分别具有的所述第二非晶硅层中含有的n型杂质的浓度设为C2(n)，将所述第三非晶硅层中含有的n型杂质的浓度设为C3(n)，将所述第一非晶硅层中含有的n型杂质的浓度设为Cl时,对于任意的n,满足C2(n)<C3(n)<C1的关系。


2.根据权利要求1所述的薄膜晶体管，其特征在于，所述N为3以上。


3.根据权利要求1所述的薄膜晶体管，其特征在于，所述N为5以上。


4.根据权利要求1至3中任一项所述的薄膜晶体管，其特征在于，
所述双层结构S(n)中的所述第二非晶硅层和所述第三非晶硅层的厚度分别为20nm以下。


5.根据权利要求1至4中任一项所述的薄膜晶体管，其特征在于，
所述第一非晶硅层的电阻率ρ1为300Ω·cm以下,所述第二非晶硅层的电阻率ρ2为1×105Ω·cm以上,所述第三非晶硅层的电阻率ρ3为500Ω·cm以上且小于90000Ω·cm。


6.根据权利要求1至5中任一项所述的薄膜晶体管，其特征在于，
所述浓度Cl为5×1019atoms/cm3以上且1×1023atoms/cm3以下。


7.根据权利要求1至6中任一项所述的薄膜晶体管，其特征在于，
所述浓度C3(n)为1.2×1017atoms/cm3以上且4×1019atoms/cm3以下，
所述浓度C2(n)为0以上且1.2×1017atoms/cm3以下。


8.根据权利要求1至7中任一项所述的薄膜晶体管，其特征在于，
所述层叠结构还包括与所述半导体层的所述第一区域或所述第二区域直接接触的第四非晶硅层,
当设所述第四非晶硅层中含有的n型杂质的浓度为C4时,对于任意的n,满足C2(n)＜C4的关系。


9.根据权利要求8所述的薄膜晶体管，其特征在于，
所述半导体层具有多晶硅区域,所述多晶硅区域包括所述第一区域、所述第二区域以及所述沟道区域,
所述第四非晶硅层中含有的n型杂质的浓度C4对于任意的n,满足C3(n)＜C4的关系。


10.根据权利要求9所述的薄膜晶体管,其特征在于,
所述浓度C4为5×1019atoms/cm3以上且1×1023atoms/cm3以下。


11.根据权利要求9或10所述的薄膜晶体管,其特征在于,
从所述基板的法线方向看时,所述半导体层还包括配置在所述多晶硅区域的外侧的非晶硅区域。


12.一种薄膜晶体管,其特征在于,包括：
基板；
栅极,被所述基板支承；
栅极绝缘层,覆盖所述栅极；
半导体层，其为配置在所述栅极绝缘层上的半导体层,所述半导体层包括:第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道区域；
第一接触层,配置于所述半导体层的所述第一区域上；
第二接触层,配置在所述半导体层的所述第二区域上；
源极,配置在所述第一接触层上,经由所述第一接触层与所述第一区域电连接；
漏极,配置在所述第二接触层上,经由所述第二接触层与所述第二区域电连接，
所述第一接触层以及所述第二接触层分别是含有n型杂质的非晶硅层,
所述非晶硅层具有：
接触区域,与所述源电极或所述漏电极接触,所述n型杂质的浓度为R1以上；
浓度调制区域,其位于所述接触区域与所述半导体层之间,在从所述源电极或所述漏电极朝向所述半导体层的深度方向上的所述n型杂质的浓度分布发生变化,
所述浓度调制区域交替地分别具有两个以上的第一倾斜区域和第二倾斜区域,所述第一倾斜区域包含所述深度方向上的所述浓度在20nm的范围内从R3向R2降低的部分,所述第二倾斜区域包含所述深度方向上的所述浓度在20nm的范围内从R2向R3上升的部分,
所述浓度R1、R2、R3满足R2<R3<R1的关系。


13.根据权利要求12所述的薄...

【专利技术属性】
技术研发人员：大田裕之，井上智博，
申请(专利权)人：堺显示器制品株式会社，
类型：发明
国别省市：日本;JP