晶粒组件及其制备方法技术

本公开提供一种晶粒组件及其制备方法。该晶粒组件包括堆叠在一起的第一晶粒、第二晶粒、和第三晶粒。该第一晶粒包括多个第一金属线，其面对该第二晶粒的多个第二金属线，以及位于所述多个第二金属线之下的第二基板，其面对该第三晶粒的多个第三金属线。该晶粒组件还包括至少第一插塞、第一重分布层、和第二重分布层。该第一插塞穿过该第二基板以连接到所述多个第二金属线的至少一者。第一重分布层将所述多个第一金属线的至少一者物理性连接到所述多个第二金属线的至少一者，且第二重分布层将所述多个第三金属线的至少一者物理性连接到该第一插塞。

【技术实现步骤摘要】
晶粒组件及其制备方法
本公开主张2019年10月28日申请的美国正式申请案第16/665,310号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
技术介绍
随着集成电路技术不断地发展，人们持续地努力以提高性能和密度。设计者为了实现这些好处而探索的一种方法是实施堆叠式三维集成电路。适合考虑三维集成电路的一些领域包括使用相同或不同的工艺堆叠两个或更多个芯片以缩小集成电路系统的覆盖区(footprint)。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明披露本公开的标的，不组成本公开的现有技术，且上文的“现有技术”的任何说明均不应做为本公开的任一部分。
技术实现思路
本公开的一方面提供了一种晶粒组件。该晶粒组件包括第一晶粒、第二晶粒、第三晶粒、至少一第一插塞、一第一重分布层、和一第二重分布层。第一晶粒包括一第一基板和设置于该第一基板之上的多个第一金属线。第二晶粒包括一第二基板和设置于该第二基板之上的多个第二金属线，其中该第一晶粒堆叠在该第二晶粒上，且所述多个第二金属线面对所述多个第一金属线。第三晶粒包括一第三基板和设置于该第三基板之上的多个第三金属线，其中该第二晶粒堆叠在该第三晶粒上，且所述多个第三金属线面对该第二基板。第一插塞穿过该第二基板以连接到所述多个第二金属线的至少一者。第一重分布层将所述多个第一金属线的至少一者物理性连接到所述多个第二金属线的至少一者，且第二重分布层将所述多个第三金属线的至少一者物理性连接到该第一插塞。在一些实施例中，该第一重分布层与距离该第一基板最远的该第一金属线对齐，且该第二重分布层与该第一插塞对齐。在一些实施例中，该晶粒组件还包括一第一介电层，其位于该第一晶粒和该第二晶粒之间且环绕该第一重分布层；以及一第二介电层，位于该第二晶粒和该第三晶粒之间且环绕该第二重分布层。在一些实施例中，该晶粒组件还包括至少一第二插塞，其穿过该第三基板并与所述多个第三金属线的至少一者接触。在一些实施例中，该晶粒组件还包括一第三重分布层和一钝化层；该第三重分布层与该第二重分布层接触，且该钝化层环绕该第三重分布层。在一些实施例中，该晶粒组件还包括至少一焊锡凸块，其电性耦合到该第三重分布层。在一些实施例中，该晶粒组件还包括一第一障壁衬层和一第二障壁衬层；该第一障壁衬层位于该第二基板和该第一插塞之间，且位于该第二金属线和该第一插塞之间，而该第二障壁衬层位于该第三基板和该第二插塞之间，且位于该第三金属线和该第二插塞之间。本公开的另一方面提供一种晶粒组件的制备方法。该制备方法包括以下步骤：提供一第一晶粒，其包括一第一基板和位于该第一基板之上的多个第一金属线；形成一第一重绕线层，其物理性连接到所述多个第一金属线的至少一者；提供一第二晶粒，其包括一第二基板和位于该第二基板之上的多个第二金属线；形成一第二重绕线层，其与该第一重绕线层对齐且与所述多个第二金属线的至少一者接触；接合该第一重绕线层和该第二重绕线层以形成一第一重分布层；形成至少一第一插塞，其穿过该第二基板且与所述多个第二金属线的至少一者接触；形成一第三重绕线层，其与该第一插塞接触；提供一第三晶粒，其包括一第三基板和位于该第三基板之上的多个第三金属线；形成一第四重绕线层，其与该第三重绕线层对齐且与所述多个第三金属线的至少一者接触；以及接合该第三重绕线层和该第四重绕线层以形成一第二重分布层。在一些实施例中，该制备方法还包括以下步骤：沉积一毯状介电质于该第一基板之上且连接到距离该第一基板最远的所述多个第一金属线；进行一第一蚀刻工艺以通过该毯状介电质暴露出距离该第一基板最远的所述多个第一金属线的一部分，从而形成一第一介电膜；以及进行一电镀工艺以形成该第一重绕线层于通过该第一介电膜而暴露出来的该第一金属线上。在一些实施例中，该制备方法还包括以下步骤：在形成该第二重绕线层之前，沉积一第二介电膜以覆盖距离该第二基板最远的该第二金属线的部分；以及在接合该第一重绕线层和该第二重绕线层的同时接合该第一介电膜和该第二介电膜。在一些实施例中，形成该第三重绕线层包括以下步骤：沉积一第一前驱层于该第二基板和该第一插塞上；以及图案化该第一前驱层以移除该第一前驱层未与该第一插塞接触的部分，其中该第三重绕线层与该第一插塞对齐。在一些实施例中，该制备方法还包括以下步骤：沉积一第三介电膜以围绕该第三重绕线层；在形成该第四重绕线层之前，沉积一第四介电膜以覆盖距离该第三基板最远的该第三金属线的部分；以及在接合该第三重绕线层和该第四重绕线层的同时接合该第三介电膜和该第四介电膜。在一些实施例中，该制备方法还包括以下步骤：形成至少一第二插塞，其穿过该第三基板且与所述多个第三金属线的至少一者接触；以及形成一第三重分布层，其与该第二插塞接触。在一些实施例中，该制备方法还包括在形成该第三重分布层之后进行一研磨工艺以薄化该第一基板。上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。组成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可做为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。附图说明本公开各方面可配合以下附图及详细说明阅读以便了解。要强调的是，依照工业上的标准惯例，各个部件(feature)并未按照比例绘制。事实上，为了清楚的讨论，可能任意的放大或缩小各个部件的尺寸。图1是根据本公开的一些实施例显示一半导体系统的剖面图。图2是根据本公开的一些实施例显示一半导体系统的剖面图。图3是根据本公开的一些实施例显示制造一晶粒组件的第一部分方法流程图。图4到图28是根据本公开的一些实施例显示形成一晶粒组件的中间阶段的剖面图。附图标记说明：10：半导体系统10A：半导体系统12：主基板14：晶粒组件14A：晶粒组件20a：第一晶粒20b：第二晶粒20c：第三晶粒20d：第四晶粒32：第一重分布层34：第二重分布层36：第三重分布层38：第四重分布层42：第一插塞43：第一障壁衬层44：第二插塞45：第二障壁衬层46：第一介电层46-1：第三插塞48：第二介电层50：钝化层51：第四介电层52：焊锡凸块54：凸块下金属构件60：方法124：布线垫210a：第一基板210b：第二基板210c：第三基板212a：第一前表面212b：第二前表面212c：第三前表面214b：第二后表面214c：第三后表面220a：第一层间介电(ILD)层...

【技术保护点】
1.一种晶粒组件，包括：/n一第一晶粒，包括一第一基板和设置于该第一基板之上的多个第一金属线；/n一第二晶粒，包括一第二基板和设置于该第二基板之上的多个第二金属线，其中该第一晶粒堆叠在该第二晶粒上，且所述多个第二金属线面对所述多个第一金属线；/n一第三晶粒，包括一第三基板和设置于该第三基板之上的多个第三金属线，其中该第二晶粒堆叠在该第三晶粒上，且所述多个第三金属线面对该第二基板；/n至少一第一插塞，穿过该第二基板以连接到所述多个第二金属线的至少一者；/n一第一重分布层，将所述多个第一金属线的至少一者物理性连接到所述多个第二金属线的至少一者；以及/n一第二重分布层，将所述多个第三金属线的至少一者物理性连接到该第一插塞。/n

【技术特征摘要】
20191028 US 16/665,3101.一种晶粒组件，包括：
一第一晶粒，包括一第一基板和设置于该第一基板之上的多个第一金属线；
一第二晶粒，包括一第二基板和设置于该第二基板之上的多个第二金属线，其中该第一晶粒堆叠在该第二晶粒上，且所述多个第二金属线面对所述多个第一金属线；
一第三晶粒，包括一第三基板和设置于该第三基板之上的多个第三金属线，其中该第二晶粒堆叠在该第三晶粒上，且所述多个第三金属线面对该第二基板；
至少一第一插塞，穿过该第二基板以连接到所述多个第二金属线的至少一者；
一第一重分布层，将所述多个第一金属线的至少一者物理性连接到所述多个第二金属线的至少一者；以及
一第二重分布层，将所述多个第三金属线的至少一者物理性连接到该第一插塞。


2.如权利要求1所述的晶粒组件，其中该第一重分布层与距离该第一基板最远的该第一金属线对齐，且该第二重分布层与该第一插塞对齐。


3.如权利要求2所述的晶粒组件，还包括：
一第一介电层，位于该第一晶粒和该第二晶粒之间且环绕该第一重分布层；以及
一第二介电层，位于该第二晶粒和该第三晶粒之间且环绕该第二重分布层。


4.如权利要求1所述的晶粒组件，还包括至少一第二插塞，其穿过该第三基板并与所述多个第三金属线的至少一者接触。


5.如权利要求4所述的晶粒组件，还包括：
一第三重分布层，与该第二插塞接触；以及
一钝化层，环绕该第三重分布层。


6.如权利要求5所述的晶粒组件，还包括至少一焊锡凸块，其电性耦合到该第三重分布层。


7.如权利要求4所述的晶粒组件，还包括：
一第一障壁衬层，位于该第二基板和该第一插塞之间，且位于该第二金属线和该第一插塞之间；以及
一第二障壁衬层，位于该第三基板和该第二插塞之间，且位于该第三金属线和该第二插塞之间。


8.一种晶粒组件的制备方法，包括：
提供一第一晶粒，其包括一第一基板和位于该第一基板之上的多个第一金属线；
形成一第一重绕线层，其物理性连接到所述多个第一金属线的至少一者；
提供一第二晶粒，其包括一第二基板和位于该第二基板之上的多个第二金属线；
形成一第二...

【专利技术属性】
技术研发人员：施江林，吴珮甄，张庆弘，丘世仰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71