半导体器件及其制造方法技术

本发明专利技术的实施例提供了一种半导体器件及其制造方法，其中半导体器件包括接合到第一存储器器件的第一芯片上系统器件、接合到第一存储器器件的第二芯片上系统器件、围绕第一芯片上系统器件和第二芯片上系统器件的第一密封剂、围绕第一芯片上系统器件、第二芯片上系统器件和第一存储器器件的第二密封剂、以及从第二密封剂的第一侧延伸到第一密封剂的第二侧的贯通孔，贯通孔位于第一密封剂的外部。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术的实施例涉及半导体器件及其制造方法。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了快速的增长。在大多数情况下，集成密度的提高来自最小部件尺寸的不断减小(例如，半导体工艺节点缩小到20nm以下节点)，这允许将更多的组件集成到给定区域中。随着近来对小型化、更高速度和更大带宽以及更低功耗和延迟的需求增长，对半导体管芯的更小且更具创造性的封装技术的需求日益增长。随着半导体技术的进一步发展，堆叠的和接合的半导体器件已经出现有效选择以进一步减小半导体器件的物理尺寸。在堆叠的半导体器件中，诸如逻辑电路、存储器电路、处理器电路等的有源电路至少部分地制造在单独的衬底上然后物理接合且电接合在一起，以形成功能器件。这样的接合工艺利用复杂的技术，并且期望得到改进。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：第一芯片上系统器件，接合到第一存储器器件；第二芯片上系统器件，接合到第一存储器器件；第一密封剂，围绕第一芯片上系统器件和第二芯片上系统器件；第二密封剂，围绕第一芯片上系统器件、第二芯片上系统器件和第一存储器器件；以及贯通孔，从第二密封剂的第一侧延伸到第一密封剂的第二侧，贯通孔位于第一密封剂的外部。本专利技术的实施例还提供了一种半导体器件，包括：第一封装件，电连接到贯通孔；第一重分布层，电连接到贯通孔；第一芯片上系统器件，电连接到第一重分布层；第二芯片上系统器件，电连接到第一重分布层；存储器器件，接合到第一芯片上系统器件和第二芯片上系统器件；第一密封剂，围绕第一芯片上系统器件和第二芯片上系统器件；以及第二密封剂，围绕贯通孔、第一芯片上系统器件、第二芯片上系统器件、存储器器件和第一密封剂。本专利技术的实施例又提供了一种制造半导体器件的方法，方法包括：提供存储器器件；将第一芯片上系统器件接合到存储器器件；将第二芯片上系统器件接合到存储器器件；利用第一密封剂密封第一芯片上系统器件和第二芯片上系统器件；在密封之后，将第一芯片上系统器件和第二芯片上系统器件接合到重分布层，重分布层电连接到贯通孔；以及利用第二密封剂密封贯通孔、第一芯片上系统器件和第二芯片上系统器件。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A至图1B示出了根据一些实施例的具有第一半导体器件的半导体晶圆。图2A至图2B示出了根据一些实施例的第一半导体器件的重构晶圆。图3A至图3B示出了根据一些实施例的第二半导体器件到第一半导体器件的接合。图4示出了根据一些实施例的第二半导体器件的密封。图5示出了根据一些实施例的切割工艺。图6示出了根据一些实施例的集成的扇出工艺。图7示出了根据一些实施例的第二封装件。图8示出了根据一些实施例的背对背接合配置。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。现在将针对特定实施例来描述实施例，该特定实施例将第一芯片上系统器件、第二芯片上系统器件以及宽I/O存储器器件与集成电路上系统和集成扇出技术集成在一起，以实现高性能和低成本的结构。然而，本文描述的实施例可以应用于多种结构和方法，并且所有这样的结构和方法完全旨在被包括在实施例的范围内。现在参考图1A至图1B，示出了半导体晶圆100，半导体晶圆100具有与半导体晶圆100一起形成的多个第一半导体器件101并且多个第一半导体器件101形成在半导体晶圆100上方(图1B示出了图1A沿线A-A的截面图)。在特定实施例中，第一半导体器件101可以是存储器器件，诸如具有大量I/O接口(诸如大于256个接口)的宽I/O动态随机存取存储器(DRAM)器件，从而即使在低时钟速度下也可以实现大数据带宽。然而，第一半导体器件101也可以是具有高数据传输速率的任何其他合适类型的存储器器件，诸如具有高数据传输速率的LPDDRn存储器器件等或者可以是任何其他合适类型的器件，诸如逻辑管芯、中央处理单元(CPU)管芯、输入/输出管芯、这些的组合等。另外，半导体晶圆100可以由制造商从第三方制造商处接收、或者可以在内部制造。在一个实施例中，第一半导体器件101可以包括第一衬底103、第一有源器件、第一金属化层105、第一晶圆接合层109和第一导电晶圆接合材料107。第一衬底103可以包括掺杂的或未掺杂的体硅、或绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括半导体材料的层，诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或其组合。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。第一有源器件包括可以用于生成第一半导体器件101的设计的期望结构和功能要求的多种的有源器件和无源器件，诸如电容器、电阻器、电感器等。可以使用任何合适的方法在第一衬底103内或第一衬底103上形成第一有源器件。第一金属化层105形成在第一衬底103和第一有源器件上方并且被设计为连接各种有源器件以形成功能电路。在一个实施例中，第一金属化层105由介电材料和导电材料的交替层形成，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在一个实施例中，可以通过至少一个层间介电层(ILD)将四个金属化层与第一衬底103分离，但是第一金属化层105的精确数量取决于第一半导体器件101的设计。第一晶圆接合层109可以形成在第一衬底103上的第一金属化层105上方。第一晶圆接合层109可以用于混合接合或熔融接合(也称为氧化物至氧化物接合)。根据一些实施例，第一晶圆接合层109由诸如氧化硅、氮化硅等的含硅介电材料形成。可以使用诸如原子层沉积(ALD)、CVD、高密度等离子体化学气相沉积(HDPCVD)、PVD等的任何合适的方法将第一晶圆接合层109沉积到约1nm至约1000nm的厚度，诸如约5nm。但是，可以使用任何合适的材料、工艺和厚度。<本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n第一芯片上系统器件，接合到第一存储器器件；/n第二芯片上系统器件，接合到所述第一存储器器件；/n第一密封剂，围绕所述第一芯片上系统器件和所述第二芯片上系统器件；/n第二密封剂，围绕所述第一芯片上系统器件、所述第二芯片上系统器件和所述第一存储器器件；以及/n贯通孔，从所述第二密封剂的第一侧延伸到所述第一密封剂的第二侧，所述贯通孔位于所述第一密封剂的外部。/n

【技术特征摘要】
20190920 US 62/903,439;20200302 US 16/806,4701.一种半导体器件，包括：
第一芯片上系统器件，接合到第一存储器器件；
第二芯片上系统器件，接合到所述第一存储器器件；
第一密封剂，围绕所述第一芯片上系统器件和所述第二芯片上系统器件；
第二密封剂，围绕所述第一芯片上系统器件、所述第二芯片上系统器件和所述第一存储器器件；以及
贯通孔，从所述第二密封剂的第一侧延伸到所述第一密封剂的第二侧，所述贯通孔位于所述第一密封剂的外部。


2.根据权利要求1所述的半导体器件，还包括与所述第一芯片上系统器件和所述贯通孔都物理接触的第一重分布层。


3.根据权利要求2所述的半导体器件，还包括与所述贯通孔物理接触的第二重分布层，所述第二重分布层在所述第一存储器器件的与所述第一重分布层的相对侧上。


4.根据权利要求1所述的半导体器件，其中，使用混合接合将所述第一芯片上系统器件接合到所述第一存储器器件。


5.根据权利要求4所述的半导体器件，其中，以面对面配置将所述第一芯片上系统器件接合到所述第一存储器器件。


6.根据权利要求4所述的半导体器件，其中，以面对面配置...

【专利技术属性】
技术研发人员：余振华，陈宪伟，邱文智，陈明发，叶松峯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71