一种采用异步电路实现的算术逻辑单元制造技术

本发明专利技术涉及一种采用异步电路实现的算术逻辑单元，包括：功能单元，接收发送端的运算控制指令及输入数据，执行输入数据的算术逻辑运算；延时估计单元，根据功能单元接收的运算控制指令的类型和输入的具体数据进行延时估计；延时匹配单元，选择与功能单元匹配的运算延时；握手协议单元，在发送端发送输入数据的同时，控制发送端产生请求信号，使输入同步，经历运算延时后通知接收端将功能单元的输出数据取走，控制接收端产生应答信号，使输出同步。本发明专利技术的算术逻辑单元具有高性能的特点，克服了同步电路只能实现最坏情况延时的性能损失；具有低功耗的特点，还节省了电路面积。

【技术实现步骤摘要】

本专利技术涉及微处理数据通路领域，具体涉及一种采用异步电路实 现的算术逻辑单元。
技术介绍
算术逻辑单元(Arithmetic-Logic Unit, ALU )是中央处理器(CPU ) 的执行单元，是所有中央处理器的核心组成部分，算术逻辑单元的主 要功能是进行二进制数据的运算。ALU —般在处理器中完成加法、 减法、比较、移位、与、或、异或等各种算术逻辑运算功能。由于运 算电路较为复杂，并且ALU在微处理器用到的频率很大，ALU常常 成为提高微处理器性能时的瓶颈，因此对ALU的设计必须充分重视， 精益求精。集成电路根据实现风格的不同可以分为同步电路和异步电路。在 同步电路当中，系统采用一个全局时钟来控制各功能部件，来实现必 要的同步操作。异步电路釆用握手协议来实现各功能部件的同步、通 信和时序操作。集成电路发展过程当中，同步电路由于实现思想简单， 理论成熟而成为电路设计的主流。常规电路中一般釆用同步电路来实现ALU,集成电路发展进入深亚微米以后，随着特征尺寸的缩小，同步电路发展面临诸多问题。 第一，同步电路系统的时钟周期是由关键路径(即最长路径延时，具 体为进行最复杂运算占用的延时)来决定的。这样就不具有好的适应 性，即不能利用最好和平均路径延时，从而损失了一部分电路性能。 对于ALU来说， 一般ALU中的算术运算所用的运算时间是最长的， 而逻辑和移位运算所用的时间较短，在同步电路中，不管是算术运算 还是逻辑和移位运算都要按照最长路径(算术运算)所决定的时钟周期的节拍来工作，损失了电路性能。第二，随着特征尺寸的缩小，时 钟频率逐渐上升，根据功耗公式(1):P = 0.5q/CG (1)其中，P为功耗，"为信号活动性，/为时钟频率，C为电路中的电 容容量，^为电源电压，可见，随着时钟频率的上升，功耗也逐渐 增大。功耗问题已成为集成电路发展面临的重要难题。另外，集成电 路规模越来越大，对于大型设计，时钟分布所付出的代价也越来越大。 由时钟分布形成的时钟树在总电路中所占的比重越来越大，由此带来 的功耗代价在总功耗占有相当大的比重。第三，与时钟相关的另一个 问题是时钟偏移问题。时钟偏移是集成电路中一个时钟翻转的到达时 间在空间上的差别。时钟偏移无论对时序系统的性能和功能都有很大 的影响。异步电路相比同步电路的优势有第一，有潜在的高性能特性。 这是因为，异步电路的性能取决于各功能模块的实际性能，前一模块 一旦完成，下一模块可立即进入工作状态，从而实现了平均性能，而 同步电路中性能取决于最长路径时延。第二，具有低功耗的特性。同 步电路在整体时钟控制下工作，时钟工作频率必须满足最大负荷的要 求，造成功耗浪费。同步的门控时钟技术只能进行大范围粗略控制， 降低功耗的效果有限。异步电路则由数据驱动，仅在需要处理数据时 才消耗能量，具有低功耗的潜力。而且异步电路可以在零功耗无数据 状态与最大吞吐状态之间迅速切换，不需要任何辅助。特别适合于待 机频繁的场合。第三、可避免时钟偏移问题。随着单芯片系统的增加 和互连线延迟在整个电路延迟中所占比例的增大，同步电路的时钟偏 移越来越难控制，设计难度越来越大。异步电路取消了时钟，从而在 本质上克服了时钟偏移问题。第四、模块化特性突出，在设计复杂电 路时具有内在的灵活性。这是因为异步模块在它们的接口具有所有的 时序和数据信息。而同步电路在接口仅仅包含所要求的数据信息。对于异步模块，只要接口匹配并釆用相同的握手协议，不同的模块就可 以连接起来。而同步电路则面临时钟不匹配等因素的制约。模块化特 性是异步电路的一个很大的优点。这使得异步模块具有可复用性，并 允许在不对整个设计产生影响的情况下，对较慢的模块单独修改，从 而得到更好的性能。第五、对信号延迟不敏感，对小线宽集成电路工 艺适应性强。当集成电路线宽达到深亚微米时，由连线电容负载与连 线延迟造成的信号延迟超过由电路单元造成的延迟，占据主要地位。 异步电路使用握手信号进行通信，电路的延迟只会影响工作速度，而 不会影响电路行为，并且对工艺偏差不敏感。第六、有电磁兼容性好 的优点，因为其辐射频谱含能量少且分散性好。异步电路的工作没有 锁定在一个固有的频率上，使辐射功率不会集中在特定的窄带频谱 中，而是大范围均匀分布。已知的异步ALU中的握手信号都是采用双轨编码来实现，双轨 编码具有两相位双轨编码和四相位双轨编码两种方式，都存在面积大的缺点。例如，参见"An ALU Design using a Novel Asynchronous Pipeline Architecture" ( Tin-Yau TANG, Chiu-Sing CHOY, Jan BUTAS, Cheong陽Fat CHAN， ISCAS. Vol.5， 2000, pp. 361—364 )， "Asynchronous Design Methodology for an Efficient Implementation of Low power ALU" ( P.Manikandan， B.D.Liu， L.Y.Chiou， G.Sundar， C.R.Mandal, APCCAS， Dec 2006, pp. 590-593 )。双轨编码协议釆用将一位所要传输的数据用两根线来表示的办 法，将请求信号编码进数据信号当中。每位数据信息d釆用了两个连 线(分别为d.t和d.f)，这两根线同时表示了数据和请求信号。任何 握手周期参与的请求搡作就是(1.t和d.f共同完成的。将两根线放在一 起就成为码字{x.f， x.t}。 {x.f, x.t}={0， 1〉和(x.f, x.t}={l， 0}代 表"有效数据"(各自代表逻辑0，和逻辑1)，而(x.f, x.t}={0, 0} 代表"无数据"("空位"，"空值，，或"空")。码字(x.f， x.t}={l， 1}没有被釆用，属非法状态。这种协议釆用两根线表示一位数据，必然 使得电路的规模比捆绑数据协议更大，从而具有更大的面积。例如一 个双轨与门就需要40个晶体管，是捆绑数据结构所釆用的标准CMOS与门(只需要6个晶体管)的六倍多。根据异步电路实现风格的不同，还有一些异步电路的握手信号釆 用两相位捆绑数据，由于两相位捆绑数据的实现需要设计对信号翻转 敏感的部件，例如对信号翻转敏感的事件控制寄存器，而设计对翻转 敏感的部件比普通的对电平敏感的部件更加复杂。除此之外，两相位 捆绑数据电路中响应信号翻转的条件控制逻辑也非常复杂。
技术实现思路
本专利技术的目的是提供一种采用异步电路实现的算术逻辑单元，利 用该算术逻辑单元克服了同步电路算术逻辑单元的各种缺点，同时其 电路结构简洁，节省了电路面积。为实现上述目的，本专利技术釆用如下技术方案一种釆用异步电路实现的算术逻辑单元，用于接收发送端发送的 数据，对所述数据进行算术逻辑运算后输出到接收端，所述算术逻辑 单元包括功能单元，接收发送端的运算控制指令及输入数据，根据 运算控制指令执行输入数据的算术逻辑运算；延时估计单元，根据功能单元接收的运算控制指令的类型和输入的数据进行延时估计；延时匹配单元，根据延时估计单元所估计的延时选择与功能单元匹配的运算延时；握手协议单元，在发送端发送输入数据的同时本文档来自技高网...

【技术保护点】
一种采用异步电路实现的算术逻辑单元，用于接收发送端发送的数据，对所述数据进行算术逻辑运算后输出到接收端，其特征在于，所述算术逻辑单元包括：功能单元，接收发送端的运算控制指令及输入数据，根据运算控制指令执行输入数据的算术逻辑运算； 延时估计单元，根据功能单元接收的运算控制指令的类型和输入的数据进行延时估计；延时匹配单元，根据延时估计单元所估计的延时选择与功能单元匹配的运算延时；握手协议单元，在发送端发送输入数据的同时，控制发送端产生请求信号，使输入 同步，经历运算延时后通知接收端将功能单元的输出数据取走，控制接收端产生应答信号，使输出同步。

【技术特征摘要】

【专利技术属性】
技术研发人员：高丽江，陈虹，陈弘毅，王志华，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]