一种低钳位电压ESD防护结构及其制备方法技术

本发明专利技术涉及一种低钳位电压ESD防护结构及其制备方法。本发明专利技术包括P型衬底、N型外延层、PWELL区、第一N+接触区、N+齐纳接触区、第一P+接触区和第二N+接触区，P型衬底上方为N型外延层，PWELL区和第二N+接触区位于N型外延层内部上方，第二N+接触区位于PWELL区右方,第一N+接触区、N+齐纳接触区，第一P+接触区位于PWELL区内部上方；N+齐纳接触区包围第一N+接触区，第一P+接触区位于N+齐纳接触区右方。本发明专利技术利用NPN晶体管发射区重掺杂引起的高俄歇复合几率，从而大大降低NPN晶体管的放大系数，实现更高的维持特性。高的维持特性。高的维持特性。

【技术实现步骤摘要】
一种低钳位电压ESD防护结构及其制备方法


[0001]本专利技术涉及电子科学与
，主要用于静电泄放(Electro Static Discharge，简称为ESD)防护技术，具体涉及一种低钳位电压ESD防护结构及其制备方法。

技术介绍

[0002]ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。
[0003]随着集成电路制造工艺的提高，其最小线宽已经下降到亚微米甚至纳米的级别，在带来芯片性能提高的同时，其抗ESD打击能力也大幅度降低，因此静电损害更严重。设计者需要同时满足ESD设计窗口及防护等级的要求，器件闩锁及钳位过高的矛盾贯穿着设计的始终。
[0004]NPN晶体管由于其具有一定的电流放大能力，因此在ESD应力下易产生回扫，即snapback现象。其snapback强弱与NPN晶体管的电流放大能力有很大关系。当电流放大能力减弱时，其回扫效应会减弱，因此为了提高器件维持电压，一般用于ESD的NPN管通常具有低的电流放大倍数。

技术实现思路

[0005]本专利技术为解决
技术介绍
中存在的上述技术问题，而提供一种低钳位电压ESD防护结构及其制备方法，利用NPN晶体管发射区重掺杂引起的高俄歇复合几率，从而大大降低NPN晶体管的放大系数，实现更高的维持特性。
[0006]本专利技术的技术解决方案是：本专利技术为一种低钳位电压ESD防护结构，其特殊之处在于：所述防护结构包括P型衬底、N型外延层、PWELL区、第一N+接触区、N+齐纳接触区、第一P+接触区和第二N+接触区，P型衬底上方为N型外延层，PWELL区和第二N+接触区位于N型外延层内部上方，第二N+接触区位于PWELL区右方,第一N+接触区、N+齐纳接触区，第一P+接触区位于PWELL区内部上方；N+齐纳接触区包围第一N+接触区，第一P+接触区位于N+齐纳接触区右方。
[0007]一种制备权利上述的低钳位电压ESD防护结构的方法，其特殊之处在于：所述方法包括以下步骤：
[0008]1)在P型衬底中，外延形成N型外延层；
[0009]2)在N型外延层中，离子注入P型杂质
[0010]3)热扩散形成P型阱区；
[0011]4)通过离子注入形成N+接触区、P+接触区，作为NPN晶体管的发射极、基极、集电极；
[0012]5)在发射结所处的N+接触区范围内，利用齐纳注入N型杂质，快速热退火激活后形成NPN晶体管新发射极。
[0013]本专利技术还提供一种低钳位电压ESD防护结构，其特殊之处在于：所述防护结构包括
N型衬底、P型外延层、NWELL区、第一P+接触区、齐纳P+接触区、第二N+接触区和第二P+接触区，N型衬底上方为P型外延层，NWELL区和第二P+接触区位于P型外延层内部上方，第二P+接触区位于NWELL区右方,第一P+接触区、齐纳P+接触区，第二N+接触区位于NWELL区内部上方；齐纳P+接触区包围第一P+接触区，第二N+接触区位于齐纳P+接触区右方。
[0014]一种制备上述的低钳位电压ESD防护结构的方法，其特殊之处在于：所述方法包括以下步骤：
[0015]1)在N型衬底中，外延形成P型外延层；
[0016]2)在P型外延层中，离子注入N型杂质
[0017]3)热扩散形成N型阱区；
[0018]4)通过离子注入形成N+接触区、P+接触区，作为PNP晶体管的发射极、基极、集电极；
[0019]5)在发射结所处的P+接触区范围内，利用齐纳注入P型杂质，快速退火激活形成NPN晶体管新发射极。
[0020]本专利技术的低钳位电压ESD防护结构及其制备方法，提出的利用齐纳注入的方式用于增加NPN晶体管发射结俄歇复合几率，对发射结进行重掺杂从而降低NPN注入效率，从而大大降低其发射极注入效率，以此来抑制NPN晶体管的电流放大能力，以提高ESD脉冲下的维持电压值。根据理论，该方法能够对具有寄生NPN或PNP结构的其他结构产生相同的作用以提高维持电压(如可控硅整流器SCR结构)。
附图说明
[0021]图1为本专利技术实施例一的结构示意图；
[0022]图2为本专利技术实施例而的结构示意图。
[0023]附图标号说明如下：
[0024]222、P型衬底；111、N型外延层；211、PWELL区；101、第一N+接触区；103、N+齐纳接触区；201、第一P+接触区；102、第二N+接触区；122、N型衬底；223、P型外延层；112、NWELL区；202、第一P+接触区；205、P+齐纳接触区；203、第二P+接触区；105、第二N+接触区。
具体实施方式
[0025]下面结合附图和具体实施例对本专利技术的技术方案做进一步详细描述。
[0026]实施例1
[0027]参见图1，本专利技术具体实施例一的结构包括：P型衬底222、N型外延层111、PWELL区211、第一N+接触区101、N+齐纳接触区103、第一P+接触区201和第二N+接触区102，P型衬底222上方为N型外延层111，PWELL区211和第二N+接触区102位于N型外延层111内部上方，第二N+接触区102位于PWELL区211右方,第一N+接触区101、N+齐纳接触区103，第一P+接触区201位于PWELL区211内部上方；N+齐纳接触区103包围第一N+接触区101，第一P+接触区201位于N+齐纳接触区103右方。
[0028]本专利技术实施例一结构的制备方法包括以下步骤：
[0029]1)在P型衬底中，外延形成N型外延层；
[0030]2)在N型外延层中，离子注入P型杂质
[0031]3)热扩散形成P型阱区；
[0032]4)通过离子注入形成N+接触区、P+接触区，作为NPN晶体管的发射极、基极、集电极；
[0033]5)在发射结所处的N+接触区范围内，利用齐纳注入N型杂质，快速热退火激活后形成NPN晶体管新发射极。
[0034]本实施例的工作原理为：
[0035]本实施例通过NPN晶体管发射区加入齐纳注入区，使得发射区掺杂浓度变高。当发射区掺杂浓度高到一定量级时，俄歇复合影响会变的很大，再继续增大其注入浓度时，晶体管的注入效率会大大降低，从而NPN晶体管的放大系数会降低，此时防护器件的维持电压会有所升高以应对可能的闩锁风险。
[0036]实施例2
[0037]参见图2，本专利技术具体实施例二的结构包括：N型衬底122、P型外延层223、NWELL区112、第一P+接触区202、齐纳P+接触区205、第二N+接触区105和第二P+接触区203，N型衬底122上方为P型外延层223，NWELL区112和第二P+接触区203位于P型外延223层内部上方，第二P+接触区203位于NWELL区112右方,第一P+接触区202、齐纳P+接触区205，第二N+接触区105位于NWEL本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低钳位电压ESD防护结构，其特征在于：所述防护结构包括P型衬底、N型外延层、PWELL区、第一N+接触区、N+齐纳接触区、第一P+接触区和第二N+接触区，所述P型衬底上方为N型外延层，所述PWELL区和第二N+接触区位于N型外延层内部上方，所述第二N+接触区位于PWELL区右方,所述第一N+接触区、N+齐纳接触区，第一P+接触区位于PWELL区内部上方；所述N+齐纳接触区包围第一N+接触区，所述第一P+接触区位于N+齐纳接触区右方。2.一种制备权利要求1所述的低钳位电压ESD防护结构的方法，其特征在于：所述方法包括以下步骤：1)在P型衬底中，外延形成N型外延层；2)在N型外延层中，离子注入P型杂质3)热扩散形成P型阱区；4)通过离子注入形成N+接触区、P+接触区，作为NPN晶体管的发射极、基极、集电极；5)在发射结所处的N+接触区范围内，利用齐纳注入N型杂质，快速热退火激活后形成NPN晶体管新发射极。3....

【专利技术属性】
技术研发人员：蒲石，田泽，谢运祥，郎静，邵刚，
申请(专利权)人：西安翔腾微电子科技有限公司，
类型：发明
国别省市：