栅体耦合协同触发防闩锁低噪声ESD静电防护电路制造技术

技术编号:41138047 阅读:30 留言:0更新日期:2024-04-30 18:09
本发明专利技术属于集成电路领域,涉及一种栅体耦合协同触发防闩锁低噪声ESD静电防护电路,包括VCC电源轨、GND轨、ESD脉冲检测电路、ESD泄放电路以及ESD辅助触发电路;VCC电源轨通过ESD脉冲检测电路接入GND轨;VCC电源轨通过ESD泄放电路接入GND轨;VCC电源轨通过ESD脉冲检测电路分别接入ESD泄放电路以及ESD辅助触发电路;VCC电源轨接入ESD辅助触发电路;ESD泄放电路接入ESD辅助触发电路。本发明专利技术提供了一种能有效避免闩锁的发生、提高防护能力以及能大幅度减少防护电路面积的栅体耦合协同触发防闩锁低噪声ESD静电防护电路。

【技术实现步骤摘要】

本专利技术属于集成电路领域,涉及一种防闩锁低噪声esd静电防护电路,尤其涉及一种栅体耦合协同触发防闩锁低噪声esd静电防护电路。


技术介绍

1、随着集成电路的高速发展,芯片的线宽越来越小,esd(electrostaticdischarge)所带来的损害也日益严重。对esd防护电路的需求也日益旺盛。目前esd防护电路主要有ggnmos、gcnmos、scr、堆叠二极管等结构,其中ggnmos(gate groundnmos)与gcnmos(gate couplingnmos)因其泄电流能力强,鲁棒性高,设计成熟,是最为普遍使用的esd防护电路构型。但是这两种电路结构也有其弊端:ggnmos利用其nmos中的寄生三极管形成泄放通路,具有snap-back特性。虽然具有良好的钳位特性,但是漏级与衬底所形成的反偏pn结的空间电荷区会带来较高的寄生电容,会降低高频信号的信号完整性,其次具有snap-back特性的esd防护电路都会面临闩锁的风险。gcnmos利用esd脉冲检测电路产生响应电压,开启nmos的表面沟道,形成泄放通道。gcnmos是非snap-back本文档来自技高网...

【技术保护点】

1.一种栅体耦合协同触发防闩锁低噪声ESD静电防护电路,其特征在于:所述栅体耦合协同触发防闩锁低噪声ESD静电防护电路包括VCC电源轨、GND轨、ESD脉冲检测电路、ESD泄放电路以及ESD辅助触发电路;所述VCC电源轨通过ESD脉冲检测电路接入GND轨;所述VCC电源轨通过ESD泄放电路接入GND轨;所述VCC电源轨通过ESD脉冲检测电路分别接入ESD泄放电路以及ESD辅助触发电路;所述VCC电源轨接入ESD辅助触发电路;所述ESD泄放电路接入ESD辅助触发电路。

2.根据权利要求1所述的栅体耦合协同触发防闩锁低噪声ESD静电防护电路,其特征在于:所述ESD脉冲检测电路包括...

【技术特征摘要】

1.一种栅体耦合协同触发防闩锁低噪声esd静电防护电路,其特征在于:所述栅体耦合协同触发防闩锁低噪声esd静电防护电路包括vcc电源轨、gnd轨、esd脉冲检测电路、esd泄放电路以及esd辅助触发电路;所述vcc电源轨通过esd脉冲检测电路接入gnd轨;所述vcc电源轨通过esd泄放电路接入gnd轨;所述vcc电源轨通过esd脉冲检测电路分别接入esd泄放电路以及esd辅助触发电路;所述vcc电源轨接入esd辅助触发电路;所述esd泄放电路接入esd辅助触发电路。

2.根据权利要求1所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路,其特征在于:所述esd脉冲检测电路包括电容c以及电阻r;所述vcc电源轨通过电容c以及电阻r接入gnd轨;所述vcc电源轨通过电容c分别接入esd泄放电路以及esd辅助触发电路。

3.根据权利要求2所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路,其特征在于:所述esd泄放电路包括晶体管nmos1;所述vcc电源轨通过电容c接入晶体管nmos1;所述vcc电源轨通过晶体管nmos1接入gnd轨;所述晶体管nmos1接入esd辅助触发电路。

4.根据权利要求3所述的栅体耦合协同触发防闩锁低噪声esd静电防护电路,其特征在于:所...

【专利技术属性】
技术研发人员:陈曦蒲石郎静刘敏侠吕俊盛邵刚
申请(专利权)人:西安翔腾微电子科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1