集成芯片及其形成方法技术

在一些实施例中，本发明专利技术涉及一种集成芯片。集成芯片包括围绕衬底上方的多个下部互连层的下部层间介电(ILD)结构。蚀刻停止材料设置在下部ILD结构上方。底部电极布置在蚀刻停止材料的上表面上方，数据存储结构设置在底部电极的上表面上，并且配置成存储数据状态，并且顶部电极设置在数据存储结构的上表面上。第一互连通孔接触底部电极的上表面，第二互连通孔接触顶部电极。本申请的实施例还提供形成集成芯片的方法。成芯片的方法。成芯片的方法。

【技术实现步骤摘要】
集成芯片及其形成方法


[0001]本申请的实施例涉及集成芯片及其形成方法。

技术介绍

[0002]许多现代电子设备包含配置成用以存储数据的电子存储器。电子存储器可以是易失性存储器或者非易失性存储器。易失性存储器在通电时会存储数据，而非易失性存储器在断电时能够存储数据。电阻随机存取存储器(RRAM)器件是用于下一代非易失性存储器技术的一个有希望的候选者。这是因为RRAM器件提供了很多优点，包括写入时间快、耐用性高、功耗低、以及对辐射损坏的敏感性低。

技术实现思路

[0003]本申请的实施例提供了一种集成芯片，包括：下部层间介电(ILD)结构，围绕衬底上方的多个下部互连层；蚀刻停止材料，设置在下部ILD结构上方；底部电极，布置在蚀刻停止材料的上表面上方；数据存储结构，设置在底部电极的上表面上，并且配置成存储数据状态；顶部电极，设置在数据存储结构上；第一互连通孔，接触底部电极的上表面；以及第二互连通孔，接触顶部电极。
[0004]本申请的实施例提供了一种集成芯片，包括：底部电极，布置在衬底上方的蚀刻停止材料上方；数据存储结构，设置在底部电极的上表面上，并且配置成存储数据状态；顶部电极，设置在数据存储结构的上表面上；第一互连通孔，接触底部电极的上表面；第二互连通孔，接触顶部电极的上表面；以及侧壁间隔件，设置在底部电极上方，并且沿着数据存储结构和顶部电极的相对的侧壁设置，其中，底部电极延伸超过侧壁间隔件的相对的最外侧。
[0005]本申请的实施例提供了一种形成集成芯片的方法，包括：在衬底上的下部层间介电(ILD)结构上方形成蚀刻停止材料；在蚀刻停止材料上方顺序沉积底部电极层、数据存储层和顶部电极层；根据第一掩膜层在顶部电极层和数据存储层上实施第一图案化工艺，以限定顶部电极和数据存储结构；沿着顶部电极和数据存储结构的相对侧形成侧壁间隔件；根据第二掩膜层在底部电极层上实施第二图案化工艺，以限定底部电极；在蚀刻停止材料上方形成上部ILD结构；以及在上部ILD结构内形成第一互连通孔和第二互连通孔，其中，第一互连通孔接触底部电极的上表面，第二互连通孔接触顶部电极的上表面。
[0006]本申请的实施例提供了电阻随机存取存储器(RRAM)结构。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1示出了具有RRAM器件的集成芯片的一些实施例的截面图，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0009]图2示出了具有RRAM器件的集成芯片的一些另外的实施例的截面图，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0010]图3A-图3B示出了具有RRAM器件的集成芯片的一些另外的实施例，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0011]图4A-图4B示出了具有RRAM器件的集成芯片的一些另外的实施例，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0012]图5A-图5B示出了具有RRAM器件的集成芯片的一些另外的实施例，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0013]图6A-图6B示出了具有RRAM器件的集成芯片的一些另外的实施例，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0014]图7A-图7B示出了具有RRAM器件的集成芯片的一些另外的实施例，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0015]图8-图9示出了具有RRAM器件的集成芯片的一些另外的实施例的截面图，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0016]图10-图21示出了形成具有RRAM器件的集成芯片的方法的一些实施例的截面图，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极；
[0017]图22示出了形成具有RRAM器件的集成芯片的方法的一些实施例的流程图，该RRAM器件包括连接至上面的互连通孔的底部电极和顶部电极。
具体实施方式
[0018]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或结构之间的关系。
[0019]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0020]许多现代集成芯片具有嵌入式存储器阵列，该嵌入式存储器阵列与逻辑器件设置在同一集成芯片管芯上。电阻随机存取存储器(RRAM)器件是一种可以轻松集成至集成芯片中作为嵌入式存储器的存储器器件。这是因为RRAM器件通常设置在线路后端(BEOL)互连堆叠件内，因此它们不会在集成芯片管芯上消耗半导体材料的较大面积。例如，RRAM器件可以布置在嵌入式存储器区内的互连层(例如，互连通孔层)上，而相同的互连层可以用于在相邻逻辑区内的逻辑器件之间进行布线。
[0021]RRAM器件通常包括设置在底部电极和顶部电极之间的数据存储层。底部电极可以
通过底部电极通孔连接至下面的互连层，而顶部电极可以通过顶部电极通孔连接至上面的互连层。底部电极通孔延伸穿过位于底部电极下方的介电材料层(例如，碳化硅)。为了保持良好的工艺窗口用于底部电极通孔，介电材料层可能具有在300埃至500埃之间的高度，导致RRAM器件的整体高度可能大于1000埃。
[0022]随着集成芯片部件的尺寸缩放，BEOL互连堆叠件内的互连层的横向和垂直尺寸均减小。例如，从一个技术节点至下一技术节点，互连通孔层(例如，V3层)的高度可以缩小20％至30％。由于将RRAM器件设置在BEOL互连堆叠件中，因此如果无法降低RRAM器件的高度，可能会引起嵌入式存储器区和相邻逻辑区之间的阶跃高度问题(例如掩模版区上方的光刻聚焦不良)。阶跃高度问题可能导致上面的互连层中的工艺窗口问题，这可能降低集成芯片的良率和/或可靠性。
[0023]在一些实施例中，本专利技术涉及一种RRAM器件，该R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：下部层间介电结构，围绕衬底上方的多个下部互连层；蚀刻停止材料，设置在所述下部层间介电结构上方；底部电极，布置在所述蚀刻停止材料的上表面上方；数据存储结构，设置在所述底部电极的上表面上，并且配置成存储数据状态；顶部电极，设置在所述数据存储结构上；第一互连通孔，接触所述底部电极的所述上表面；以及第二互连通孔，接触所述顶部电极。2.根据权利要求1所述的集成芯片，其中，所述蚀刻停止材料的所述上表面在所述底部电极的最外侧壁之间连续地延伸。3.根据权利要求1所述的集成芯片，还包括：一个或者多个侧壁间隔件，设置在所述底部电极上方，并且沿着所述数据存储结构和所述顶部电极的相对的侧壁设置。4.根据权利要求3所述的集成芯片，其中，所述底部电极具有位于所述数据存储结构正下方的第一厚度和位于所述一个或者多个侧壁间隔件正下方的第二厚度，所述第二厚度小于所述第一厚度。5.根据权利要求3所述的集成芯片，其中，所述底部电极延伸超过所述一个或者多个侧壁间隔件的相对的最外侧壁。6.根据权利要求3所述的集成芯片，其中，所述底部电极的所述上表面延伸超过所述数据存储结构的相对的最外侧壁；并且其中，所述一个或者多个侧壁间隔件覆盖所述底部电极的侧壁。7.根据权利要求6所述的集成芯片，其中，所述一个或者多个侧壁间隔件从所述顶部电极的侧壁连续地延伸至所述底部电极的侧壁。8.根据权利要...

【专利技术属性】
技术研发人员：邱捷飞，朱文定，才永轩，廖钰文，梅晋瑜，曾柏皓，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：