【技术实现步骤摘要】
【国外来华专利技术】具有电容耦合到浮栅的栅极的存储器单元的编程相关专利申请本申请要求于2018年8月24日提交的美国临时申请第62/722,776号、于2018年10月17日提交的美国临时申请第62/746,962号以及于2018年12月12日提交的美国专利申请第16/217,916号的权益。
本专利技术涉及非易失性存储器阵列。
技术介绍
分裂栅极非易失性存储器单元和此类单元阵列是熟知的。例如，图1中示出了具有四个栅极的常规分裂栅极存储器单元10。每个存储器单元10包括形成于半导体衬底12中的源极区14和漏极区16，沟道区18在其间延伸。浮栅20形成在沟道区18的第一部分上方并且与其绝缘(并且控制其导电性)，并且优选地形成在源极区14的一部分上方。选择栅22(也称为字线栅极)设置在沟道区18的第二部分上方并且与其绝缘(并且控制其导电性)，并且还与浮栅20横向地相邻。控制栅28设置在浮栅20上方并且与其绝缘。擦除栅30设置在源极区14上方并且与其绝缘。优选地，存储器单元10成对形成，其中每对共享共同擦除栅30和共同源极区14，并且...
【技术保护点】
1.一种存储器设备，包括：/n存储器单元，所述存储器单元按行和列布置，其中所述存储器单元中的每个存储器单元包括：/n源极区和漏极区，所述源极区和所述漏极区形成在半导体衬底中，其中所述衬底的沟道区在所述源极区与所述漏极区之间延伸，/n浮栅，所述浮栅设置在所述沟道区的第一部分上方并且与其绝缘，以用于控制所述沟道区的所述第一部分的导电性，/n选择栅，所述选择栅设置在所述沟道区的第二部分上方并且与其绝缘，以用于控制所述沟道区的第二部分的导电性，/n控制栅，所述控制栅设置在所述浮栅上方并且与其绝缘，和/n擦除栅，所述擦除栅设置在所述源极区上方并且与其绝缘，并且设置成与所述浮栅相邻并且...
【技术特征摘要】
【国外来华专利技术】20180824 US 62/722,776;20181017 US 62/746,962;20181.一种存储器设备，包括：
存储器单元，所述存储器单元按行和列布置，其中所述存储器单元中的每个存储器单元包括：
源极区和漏极区，所述源极区和所述漏极区形成在半导体衬底中，其中所述衬底的沟道区在所述源极区与所述漏极区之间延伸，
浮栅，所述浮栅设置在所述沟道区的第一部分上方并且与其绝缘，以用于控制所述沟道区的所述第一部分的导电性，
选择栅，所述选择栅设置在所述沟道区的第二部分上方并且与其绝缘，以用于控制所述沟道区的第二部分的导电性，
控制栅，所述控制栅设置在所述浮栅上方并且与其绝缘，和
擦除栅，所述擦除栅设置在所述源极区上方并且与其绝缘，并且设置成与所述浮栅相邻并且与其绝缘；和
控制电路，所述控制电路被配置为针对所述存储器单元中的一个存储器单元：
将第一编程电压脉冲施加到所述源极区、所述选择栅、所述擦除栅和所述控制栅，其中所述第一编程电压脉冲包括施加到所述控制栅的第一电压，
在施加所述第一编程电压脉冲之后执行读取操作，所述读取操作包括针对施加到所述控制栅的不同电压检测通过所述沟道区的电流，以及使用对应于通过所述沟道区的目标电流的所检测到的电流来确定所述控制栅的目标电压，
将第二编程电压脉冲施加到所述源极区、所述选择栅、所述擦除栅和所述控制栅，其中所述第二编程电压脉冲包括施加到所述控制栅的第二电压，所述第二电压由所述第一电压、标称电压和所述目标电压确定，以及
在施加所述第一编程电压脉冲和所述第二编程电压脉冲之后，通过将相应的读取电压施加到所述漏极区、所述选择栅和所述控制栅来确定所述一个存储器单元的程序状态，同时检测所述沟道区中的任何电流，其中所述读取电压包括施加到所述控制栅的所述标称电压。
2.根据权利要求1所述的存储器设备，其中针对所述一个存储器单元，施加到所述控制栅的所述第二电压由所述第一电压加上所述标称电压减去所述目标电压来确定。
3.根据权利要求1所述的存储器设备，其中所述控制电路还被配置为针对所述一个存储器单元，在所述读取操作之后并且在施加所述第二编程电压脉冲之前执行擦除操作，所述擦除操作包括将正电压施加到所述擦除栅。
4.根据权利要求1所述的存储器设备，其中所述控制电路还被配置成针对所述一个存储器单元：
在施加所述第一编程电压脉冲和所述第二编程电压脉冲之后执行第二读取操作，所述第二读取操作包括针对施加到所述控制栅的不同电压检测通过所述沟道区的第二电流，以及使用对应于通过所述沟道区的所述目标电流的所检测到的第二电流来确定所述控制栅的第二目标电压；以及
将第三编程电压脉冲施加到所述源极区、所述选择栅、所述擦除栅和所述控制栅，其中所述第三编程电压脉冲包括施加到所述控制栅的第三电压，所述第三电压由所述第二电压加上所述标称电压减去所述第二目标电压来确定。
5.根据权利要求4所述的存储器设备，其中所述控制电路还被配置为针对所述一个存储器单元，在所述第二读取操作之后并且在施加所述第三编程电压脉冲之前执行擦除操作，所述擦除操作包括将正电压施加到所述擦除栅。
6.根据权利要求1所述的存储器设备，其中所述控制电路还被配置为：
同时将所述第一编程电压脉冲施加到第一多个所述存储器单元，其中所述第一多个存储器单元包括位于所述存储器单元的所述行中的两行或更多行中以及位于所述存储器单元的所述列中的两列或更多列中的存储器单元；以及
同时将所述第二编程电压脉冲施加到第二多个所述存储器单元，其中所述第二多个存储器单元包括位于所述存储器单元的所述行中的两行或更多行中以及位于所述存储器单元的所述列中的仅一列中的存储器单元。
7.一种存储器设备，包括：
存储器单元，所述存储器单元按行和列布置，其中所述存储器单元中的每个存储器单元包括：
源极区和漏极区，所述源极区和所述漏极区形成在半导体衬底中，其中所述衬底的沟道区在所述源极区与所述漏极区之间延伸，
浮栅，所述浮栅设置在所述沟道区的第一部分上方并且与其绝缘，以用于控制所述沟道区的所述第一部分的导电性，
选择栅，所述选择栅设置在所述沟道区的第二部分上方并且与其绝缘，以用于控制所述沟道区的第二部分的导电性，
控制栅，所述控制栅设置在所述浮栅上方并且与其绝缘，和
擦除栅，所述擦除栅设置在所述源极区上方并且与其绝缘，并且设置成与所述浮栅相邻并且与其绝缘；和
控制电路，所述控制电路被配置为针对所述存储器单元中的一个存储器单元：
将第一编程电压脉冲施加到所述源极区、所述选择栅、所述擦除栅和所述控制栅，其中所述第一编程电压脉冲包括施加到所述擦除栅的第一电压，
在施加所述第一编程电压脉冲之后执行读取操作，所述读取操作包括针对施加到所述擦除栅的不同电压检测通过所述沟道区的电流，以及使用对应于通过所述沟道区的目标电流的所检测到的电流来确定所述擦除栅的目标电压，
将第二编程电压脉冲施加到所述源极区、所述选择栅、所述擦除栅和所述控制栅，其中所述第二编程电压脉冲包括施加到所述擦除栅的第二电压，所述第二电压由所述第一电压、标称电压和所述目标电压确定，以及
在施加所述第一编程电压脉冲和所述第二编程电压脉冲之后，通过将相应的读取电压施加到所述漏极区、所述选择栅、所述擦除栅和所述控制栅来确定所述一个存储器单元的程序状态，同时检测所述沟道区中的任何电流，其中所述读取电压包括施加到所述擦除栅的所述标称电压。
8.根据权利要求7所述的存储器设备，其中针对所述一个存储器单元，施加到所述擦除栅的所述第二电压由所述第一电压加上所述标称电压减去所述目标电压来确定。
9.根据权利要求7所述的存储器设备，其中所述控制电路还被配置为针对所述一个存储器单元，在所述读取操作之后并且在施加所述第二编程电压脉冲之前执行擦除操作，所述擦除操作包括将正电压施加到所述擦除栅。
10.根据权利要求7所述的存储器设备，其中所述控制电路还被配置成针对所述一个存储器单元：
在施加所述第一编程电压脉冲和所述第二编程电压脉冲之后执行第二读取操作，所述第二读取操作包括针对施加到所述擦除栅的不同电压检测通过所述沟道区的第二电流，以及使用对应于通过所述沟道区的所述目标电流的所检测到的第二电流来确定所述擦除栅的第二目标电压；以及
将第三编程电压脉冲施加到所述源极区、所述选择栅、所述擦除栅和所述控制栅，其中所述第三编程电压脉冲包括施加到所述擦除栅的第三电压，所述第三电压由所述第二电压加上所述标称电压减去所述第二目标电压来确定。
11.根据权利要求10所述的存储器设备，其中所述控制电路还被配置为针对所述一个存储器单元，在所述第二读取操作之后并且在施加所述第三编程电压脉冲之前执行擦除操作，所述擦除操作包括将正电压施加到所述擦除栅。
12.根据权利要求7所述的存储器设备，其中所述控制电路还被配置为：
同时将所述第一编程电压脉冲施加到第一多个所述存储器单元，其中所述第一多个存储器单元包括位于所述存储器单元的所述行中的两行或更多行中以及位于所述存储器单元的所述列中的两列或更多列中的存储器单元；以及
同时将所述第二编程电压脉冲施加到第二多个所述存储器单元，其中所述第二多个存储器单元包括位于所述存储器单元的所述行中的两行或更多行中以及位于所述存储器单元的所述列中的仅一列中的存储器单元。
13.一种存储器设备，包括：
存储器单元，所述存储器单元按行和列布置，其中所述存储器单元中的每个存储器单元包括：
源极区和漏极区，所述源极区和所述漏极区形成在半导体衬底中，其中所述衬底的沟道区在所述源极区与所述漏极区之间延伸，
浮栅，所述浮栅设置在所述沟道区的第一部分上方并且与其绝缘，以用于控制所述沟道区的所述第一部分的导电性，
选择栅，所述选择栅设置在所述沟道区的第二部分上方并且与其绝缘，以用于控制所述沟道区的第二部分的导电性，
控制栅，所述控制栅设置在所述浮栅上方并且与其绝缘，和
擦除栅，所述擦除栅设置在所述源极区上方并且与其绝缘，并且设置成与所述浮栅相邻并且与其绝缘；和
控制电路，所述控制电路被配置为针对所述存储器单元中的一个存储器单元：
将第一编程电压脉冲施加到所述源极区、所述选择栅、所述擦除栅和所述控制栅，其中所述第一编程电压脉冲包括施加到所述控制栅的第一电压和施加到所述擦除栅的第二电压，
在施加所述第一编程电压脉冲之后执行读取操作，所述读取操作包括针对施加到所述控制栅和所述擦除栅的不同电压检测通过所述沟道区的电流，以及使用对应于通过所述沟道区的目标电流的所检测到的电流来确定所述控制栅的第一目标电压和所述擦除栅的第二目标电压，
将第二编程电压脉冲施加到所述源极区、所述选择栅、所述擦除栅和所述控制栅，其中所述第二编程电压脉冲包括：
施加到所述控制栅的第三电压，所述第三电压由所述第一电压、第一标称电压和所述第一目标电压确定，和
施加到所述擦除栅的第四电压，所述第四电压由所述第二电压、第二标称电压和所述第二目标电压确定，以及
在施加所述第一编程电压脉冲和所述第二编程电压脉冲之后，通过将相应的读取电压施加到所述漏极区、所述选择栅、所述擦除栅和所述控制栅来确定所述一个存储器单元的程序状态，同时检测所述沟道区中的任何电流，其中所述读取电压包括施加到所述控制栅的所述第一标称电压和施加到所述擦除栅的所述第二标称电压。
14.根据权利要求13所述的存储器设备，其中针对所述一个存储器单元：
施加到所述控制栅的所述第三电压由所述第一电压加上所述第一标称电压减去所述第一目标电压来确定；并且
施加到所述擦除栅的所述第四电压由所述第二电压加上所述第二标称电压减去所述第二目标电压来确定。
15.根据权利要求13所述的存储器设备，其中所述控制电路还被配置为针对所述一个存储器单元，在所述读取操作之后并且在施加所述第二编程电压脉冲之前执行擦除操作，所述擦除操作包括将正电压施加到所述擦除栅。
16.根据权利要求13所述的存储器设备，其中所述控制电路还被配置为：
同时将所述第一编程电压脉冲施加到第一多个所述存储器单元，其中所述第一多个存储器单元包括位于所述存储器单元的所述行中的两行或更多行中以及位于所述存储器单元的所述列中的两列或更多列...
【专利技术属性】
技术研发人员：V·马克夫，A·柯多夫，
申请(专利权)人：硅存储技术股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。