【技术实现步骤摘要】
【国外来华专利技术】使用逻辑运算组件的逻辑运算
本公开大体上涉及半导体存储器和方法，且更尤其涉及与使用逻辑运算组件的逻辑运算相关的设备和方法。
技术介绍
存储器装置通常作为计算系统中的内部半导体集成电路提供。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要功率以维持其数据(例如主机数据、误差数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和闸流体随机存取存储器(TRAM)等等。非易失性存储器可通过在未供电时保留所存储数据来提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STTRAM)等等。计算系统通常包含数个处理资源(例如一或多个处理器)，所述处理资源可检索和执行指令且将所执行指令的结果存储到合适的位置。处理资源可包括数个功能单元，例如算术逻辑单元(ALU)电路...
【技术保护点】
1.一种设备，其包括：/n存储器单元阵列，其耦合到感测电路系统，所述感测电路系统包含第一感测放大器、第二感测放大器以及逻辑运算组件，其中所述感测电路系统受控以：/n经由第一感测放大器感测存储在所述阵列中的第一存储器单元中的数据值；/n经由第二感测放大器感测存储在所述阵列中的第二存储器单元中的数据值；以及/n基于存储在所述第一感测放大器中的所述数据值和存储在所述第二感测放大器中的所述数据值来操作所述逻辑运算组件以输出逻辑运算结果。/n
【技术特征摘要】
【国外来华专利技术】20180904 US 16/120,7391.一种设备，其包括：
存储器单元阵列，其耦合到感测电路系统，所述感测电路系统包含第一感测放大器、第二感测放大器以及逻辑运算组件，其中所述感测电路系统受控以：
经由第一感测放大器感测存储在所述阵列中的第一存储器单元中的数据值；
经由第二感测放大器感测存储在所述阵列中的第二存储器单元中的数据值；以及
基于存储在所述第一感测放大器中的所述数据值和存储在所述第二感测放大器中的所述数据值来操作所述逻辑运算组件以输出逻辑运算结果。
2.根据权利要求1所述的设备，其中所述第一存储器单元和所述第二存储器单元各自包括三晶体管3T动态随机存取存储器DRAM单元。
3.根据权利要求1所述的设备，其中所述逻辑运算结果包括异或XOR逻辑运算。
4.根据权利要求1至3中任一权利要求所述的设备，其中所述第一存储器单元和所述第二存储器单元竖直地定向且安置在由耦合到所述第一存储器单元和所述第二存储器单元的相应第一数字线和相应第二数字线界定的区域内。
5.根据权利要求1至3中任一权利要求所述的设备，其中所述存储器单元阵列当中的存储器单元安置在等于或小于由单晶体管单电容器1T1C存储器单元界定的区域的区域内。
6.根据权利要求1至3中任一权利要求所述的设备，其中所述第一存储器单元和所述第二存储器单元配置成在传送存储在所述第一存储器单元中的所述数据值和传送存储在所述第二存储器单元中的所述数据值之后保留存储在其中的相应数据值。
7.根据权利要求1至3中任一权利要求所述的设备，其中所述第一感测放大器具有与其相关联的第一参考电压，且其中所述第二感测放大器具有与其相关联的第二参考电压。
8.根据权利要求1至3中任一权利要求所述的设备，其中所述感测电路系统受控以使得在不将数据传送到耦合到所述阵列和所述感测电路系统的主机的情况下进行所述逻辑运算。
9.一种系统，其包括：
多个三晶体管3T存储器单元，其耦合到相应写入数字线、读取数字线、读取行线以及写入行线；
感测电路系统，其包括耦合到所述多个3T存储器单元的第一感测放大器、第二感测放大器以及逻辑运算组件；以及
控制器，其配置成使得在存储在耦合到第一读取行线的第一存储器单元和耦合到第二读取行线的第二存储器单元中的数据值之间进行选定逻辑运算；
其中进行第一选定逻辑运算包括，在激活所述第一读取行线和所述第二读取行线时，在不激活所述第二感测放大器的情况下激活所述第一感测放大器；
其中进行第二选定逻辑运算包括，在激活所述第一读取行线和所述第二读取行线时，在不激活所述第一感测放大器的情况下激活所述第二感测放大器；且
其中进行第三选定逻辑运算包括，在激活所述第一读取行线和所述第二读取行线时，激活所述第一感测放大器和所述第二感测放大器。
10.根据权利要求9所述的系统，其中所述控制器配置成使得将所述第一选定逻辑运算、所述第二选定逻辑运算或所述第三选定逻辑运算的结果存储在所述第一感测放大器或所述第二感测放大器中的至少一个中。
11...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。