一种芯片封装结构及其封装方法技术

一种芯片封装结构及其封装方法，芯片封装结构包括：载体基板，所述载体基板具有第一表面，所述载体基板中具有芯片容纳槽，所述芯片容纳槽朝向所述第一表面；位于所述芯片容纳槽内部的多个内置芯片，所述多个内置芯片沿垂直于芯片容纳槽的底面的方向层叠设置；重布线结构，所述重布线结构位于第一表面且覆盖所述多个内置芯片，所述重布线结构与所述内置芯片电学连接。所述芯片封装结构的的集成度提高。

【技术实现步骤摘要】
一种芯片封装结构及其封装方法
本专利技术涉及封装领域，具体涉及一种芯片封装结构及其封装方法。
技术介绍
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。因此如何提高封装结构的集成度是本领域的重要课题。
技术实现思路
因此，本专利技术要解决的技术问题在于克服现有技术中芯片封装结构集成度较差的问题。本专利技术还提供一种芯片封装结构，包括：载体基板，所述载体基板具有第一表面，所述载体基板中具有芯片容纳槽，所述芯片容纳槽朝向所述第一表面；位于所述芯片容纳槽内部的多个内置芯片，所述多个内置芯片沿垂直于芯片容纳槽的底面的方向层叠设置；重布线结构，所述重布线结构位于第一表面且覆盖所述多个内置芯片，所述重布线结构与所述内置芯片电学连接。可选的，所述多个内置芯片包括第一内置芯片至本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：/n载体基板，所述载体基板具有第一表面，所述载体基板中具有芯片容纳槽，所述芯片容纳槽朝向所述第一表面；/n位于所述芯片容纳槽内部的多个内置芯片，所述多个内置芯片沿垂直于芯片容纳槽的底面的方向层叠设置；/n重布线结构，所述重布线结构位于第一表面且覆盖所述多个内置芯片，所述重布线结构与所述内置芯片电学连接。/n

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：
载体基板，所述载体基板具有第一表面，所述载体基板中具有芯片容纳槽，所述芯片容纳槽朝向所述第一表面；
位于所述芯片容纳槽内部的多个内置芯片，所述多个内置芯片沿垂直于芯片容纳槽的底面的方向层叠设置；
重布线结构，所述重布线结构位于第一表面且覆盖所述多个内置芯片，所述重布线结构与所述内置芯片电学连接。


2.根据权利要求1所述的芯片封装结构，其特征在于，所述多个内置芯片包括第一内置芯片至第N内置芯片，所述第一内置芯片至第N内置芯片在自所述芯片容纳槽的底部至顶部的方向上依次排布，N为大于或等于2的整数；各内置芯片的背面朝向所述芯片容纳槽的底面，各内置芯片的正面的边缘区域均具有芯片焊盘；
对于任意相邻层的第k内置芯片和第k+1内置芯片，所述第k内置芯片的芯片焊盘位于所述第k+1内置芯片的侧部，k为大于等于1且小于等于N－1的整数。


3.根据权利要求2所述的芯片封装结构，其特征在于，所述第一内置芯片至第N内置芯片均具有焊盘区，每一内置芯片的芯片焊盘均位于焊盘区；第一内置芯片的焊盘区至第N内置芯片的焊盘区呈阶梯状排列。


4.根据权利要求2所述的芯片封装结构，其特征在于，对于任意相邻层的第k内置芯片和第k+1内置芯片，所述第k内置芯片的芯片焊盘和所述第k+1内置芯片的芯片焊盘通过键合线连接，所述第N内置芯片的芯片焊盘与所述重布线结构电学连接。


5.根据权利要求2所述的半导体封装结构，其特征在于，位于所述芯片容纳槽中若干连接插塞，所述连接插塞具有相对的第一端和第二端，一个连接插塞的第一端对应连接一个内置芯片正面的芯片焊盘；每个所述连接插塞的第二端均与重布线结构连接。


6.根据权利要求2所述的半导体封装结构，其特征在于，所述第k+1内置芯片的面积小于或等于第k内置芯片的面积；所述多个内置芯片的厚度之和小于所述芯片容纳槽的深度。


7.根据权利要求1至6任意一项所述的芯片封装结构，其特征在于，还包括：填充在所述芯片容纳槽中且覆盖所述多个内置芯片的第一介质层；所述重布线结构与所述第一介质层接触。


8.根据权利要求1所述的芯片封装结构，其特征在于，还包括：位于所述重布线结构背向所述若干内置芯片一侧的第二芯片，所述第二芯片的正面朝向重布线结构且与所述重布线导电层电学连接；塑封层，所述塑封层位于所述重布线导电层背向所述内置芯片的一侧且包覆所述第二芯片。
...

【专利技术属性】
技术研发人员：张凯，曹立强，耿菲，
申请(专利权)人：上海先方半导体有限公司，华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：上海;31