一种绝缘体上应变硅/锗晶体管及其制备方法技术

本发明专利技术涉及一种绝缘体上应变硅/锗晶体管及其制备方法。制备方法：在半导体衬底上先制作栅极后形成应变引入层，或者先形成应变引入层后制作栅极。先制作栅极后形成应变引入层的方法是：在半导体衬底的顶层硅或顶层锗上制作栅极；在栅极两侧的顶层硅或顶层锗上分别形成应变引入层；去除应变引入层，对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。先形成应变引入层后制作栅极的方法是：在半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理，去除应变引入层；之后在半导体衬底的顶层硅或顶层锗上形成栅极，并对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。本发明专利技术在制备栅极后或之前引入不同方式的应变，提高了沟道迁移率。

【技术实现步骤摘要】
一种绝缘体上应变硅/锗晶体管及其制备方法
本专利技术涉及半导体生产工艺领域，特别涉及一种绝缘体上应变硅/锗晶体管及其制备方法。
技术介绍
非平面的鳍式场效应晶体管(FinFET)器件结构作为其核心器件拥有较强的栅控能力，对短沟道效应的抑制能力强，但FinFET器件的工艺流程复杂；相比于非平面FinFET工艺，平面全耗尽绝缘体上硅或锗(FDSiOI/FDGeOI)器件工艺的光刻板数量要少得多，工艺相对更容易，工艺成本大大降低。平面FDSiOI/FDGeOI能减小寄生电容，提高运行速度；降低漏电，具有更低的功耗；消除闩锁效应；抑制衬底脉冲电流干扰；同时不同应变的引入使得器件的迁移率明显提升，然而如何引入应变是FDSiOI/FDGeOI制备工艺的难点。为此，提出本专利技术。
技术实现思路
本专利技术的主要目的在于提供一种绝缘体上应变硅/锗晶体管的制备方法，该方法向半导体层中引入不同方式的应变，显著增加了晶体管的沟道迁移率。为了实现以上目的，本专利技术提供了以下技术方案。一种绝缘体上应变硅/锗晶体管的制备方法，包括：提供半导体衬底，所述半导体衬底为SOI衬底或GeOI衬底；在所述半导体衬底上先制作栅极后形成应变引入层，或者先形成应变引入层后制作栅极；当所述半导体衬底的顶层为硅时，所述应变引入层为Si1-xGex层，0.01≤x≤0.7；当所述半导体衬底的顶层为锗时，所述应变引入层为Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1；r>先制作栅极后形成应变引入层的方法是：在所述半导体衬底的顶层硅或顶层锗上制作栅极；在栅极两侧的顶层硅或顶层锗上分别形成应变引入层；去除应变引入层，对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极；先形成应变引入层后制作栅极的方法是：在所述半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理，去除所述应变引入层；之后在所述半导体衬底的顶层硅或顶层锗上形成栅极，并对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。与现有技术相比，本专利技术达到了以下技术效果：(1)本专利技术在制备栅极后或之前引入不同方式(单轴应变、双轴应变、混合应变)的应变，提高了沟道迁移率；(2)利用热扩散法制作晶体管的源漏极时，先形成氧化层保护栅极、源漏极，后进行热退火，这样可以避免掺杂元素逸出、造成掺杂剂损失等问题。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。图1至图6为本专利技术提供了不同晶体管的结构示意图；图7至图19为本专利技术不同实施例各步骤得到的结构示意图。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。如图1至4所示的晶体管结构，其制备工艺有很多种，但并不是任意工艺都能得到沟道迁移率高的全耗尽型(FD)器件。只有向衬底顶层锗或顶层硅中引入合适应变(包括单轴应变、双轴应变和混合应变)，才能显著提高沟道迁移率，为此本专利技术提供了一种引入应变的工艺，其基本流程如下。提供半导体衬底，所述半导体衬底为SOI衬底或GeOI衬底，这两种衬底包括：背衬硅、埋氧层和顶层硅/顶层锗，埋氧层主要作用是绝缘，优选一些界面缺陷小的绝缘材料，例如氧化硅。本专利技术针对的衬底主要为顶层为纳米级厚度的，即顶层硅或顶层锗的厚度在5～100nm之间。然后通过两种方式引入应变，不同方式引入的应变类型有差异，如下两种基本方式：方式一：在所述半导体衬底上先制作栅极后形成应变引入层；或者，方式二：先形成应变引入层后制作栅极。在这两种方式中，当所述半导体衬底的顶层为硅时(即衬底为SOI)，所述应变引入层为Si1-xGex层，0.01≤x≤0.7；当所述半导体衬底的顶层为锗时(即衬底为GeOI)，所述应变引入层为Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1，更优选0.01≤a≤0.29。方式一的方法是：在所述半导体衬底的顶层硅或顶层锗上制作栅极；在栅极两侧的顶层硅或顶层锗上分别形成应变引入层；去除应变引入层，对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。方式一在形成栅之后引入应变，引入的是单轴应变或者混合应变。方式二的方法是：在所述半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理，去除所述应变引入层；之后在所述半导体衬底的顶层硅或顶层锗上形成栅极，并对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。方式一在形成栅之前引入应变，引入的是双轴应变。无论哪一方式，栅极的制作过程都可以采用典型工艺，包括栅极堆叠层的形成、刻蚀、形成侧墙或盖层等工序。形成应变引入层的方法是多样的，包括但不限于APCVD、UHVCVD、LPCVD、RTCVD、PECVD、溅镀或者选择性外延生长等，优选选择性外延生长。应变引入层宜保持与顶层硅或者锗接近的膜厚，5～100nm之间。应变引入层的去除方法是多样的，包括但不限于磨抛(Grading)、化学机械抛光(CMP)/湿法腐蚀方案/原子层腐蚀(ALE)方案(干法或湿法)/气体氧化+湿法腐蚀(或者多种手段相结合)，优选选择性刻蚀，以减小对顶层硅或锗的界面损伤。形成源漏极的掺杂是多样的，包括但不限于离子注入、外延生长或热扩散等。离子注入法简单快速，直接注入即可，注入元素类型根据晶体管属PN结类型而定，N型掺杂选用磷、砷等元素，P型掺杂选用硼、镓等元素。热扩散法：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源(可以是气态、固态或液态，N型或P型掺杂源，包括但不限于典型的PH3、B2H6、AsH3)，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。在外延腔体中掺杂可以实现原位掺杂。形成氧化层的目的是保护栅极、源漏极，后进行热退火，这样可以避免掺杂元素逸出、造成掺杂剂损失等问题。另外，在利用方式一引入应变时，在制作栅极之后和形成应变引入层之前，还可以对栅极两侧的顶层硅本文档来自技高网...

【技术保护点】
1.一种绝缘体上应变硅/锗晶体管的制备方法，其特征在于，包括：/n提供半导体衬底，所述半导体衬底为SOI衬底或GeOI衬底；/n在所述半导体衬底上先制作栅极后形成应变引入层，或者先形成应变引入层后制作栅极；当所述半导体衬底的顶层为硅时，所述应变引入层为Si

【技术特征摘要】
1.一种绝缘体上应变硅/锗晶体管的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底为SOI衬底或GeOI衬底；
在所述半导体衬底上先制作栅极后形成应变引入层，或者先形成应变引入层后制作栅极；当所述半导体衬底的顶层为硅时，所述应变引入层为Si1-xGex层，0.01≤x≤0.7；当所述半导体衬底的顶层为锗时，所述应变引入层为Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1；
先制作栅极后形成应变引入层的方法是：在所述半导体衬底的顶层硅或顶层锗上制作栅极；在栅极两侧的顶层硅或顶层锗上分别形成应变引入层；去除应变引入层，对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极；
先形成应变引入层后制作栅极的方法是：在所述半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理，去除所述应变引入层；之后在所述半导体衬底的顶层硅或顶层锗上形成栅极，并对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。


2.根据权利要求1所述的制备方法，其特征在于，在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中，应变引入层的形成方法都是：外延生长。


3.根据权利要求1或2所述的制备方法，其特征在于，在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作...

【专利技术属性】
技术研发人员：亨利·H·阿达姆松，王桂磊，孔真真，罗雪，王云，薛静，叶甜春，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：广东;44