集成芯片及其形成方法技术

本公开的实施例在一些实施例中涉及形成集成芯片的方法。该方法包括在半导体主体的正面的互连结构上方形成多个接合焊盘结构，多个接合焊盘结构分别具有钛接触层。图案化互连结构和半导体主体，以形成延伸进入半导体主体的沟槽。在沟槽内形成介电填充材料。在将半导体主体接合至载体衬底之前，蚀刻介电填充材料以暴露钛接触层。减薄半导体主体以沿半导体主体的背面暴露介电填充材料，并形成多个集成芯片管芯；以及去除介电填充材料以分离多个集成芯片管芯。本申请的实施例还提供了集成芯片及其形成方法。

【技术实现步骤摘要】
集成芯片及其形成方法
本申请的实施例涉及集成芯片及其形成方法。
技术介绍
集成芯片制造是复杂的多步骤过程，在这个过程中，电路形成在由半导体材料(例如，硅)制成的晶圆上。集成芯片制造可大致分为前道工序(FEOL)工艺和后道工序(BEOL)工艺。FEOL工艺一般涉及半导体材料内的器件(例如，晶体管)的形成，而BEOL工艺一般涉及半导体材料上方的介电结构内的导电互连件的形成。BEOL工艺完成后，形成接合焊盘，然后将晶圆单片化(例如，切割)以形成多个独立的集成芯片管芯。
技术实现思路
本公开的实施例涉及一种形成集成芯片的方法，包括：在半导体主体的正面的互连结构上方形成多个接合焊盘结构，其中多个接合焊盘结构分别包括钛接触层；图案化互连结构和半导体主体，以形成延伸进入半导体主体的沟槽；在沟槽内形成介电填充材料；在将半导体主体接合至载体衬底之前，蚀刻介电填充材料以暴露钛接触层；减薄半导体主体以沿半导体主体的背面暴露介电填充材料，并形成多个集成芯片管芯；以及去除介电填充材料以分离多个集成芯片管芯。在其他实施例中，本公开涉及一种形成集本文档来自技高网...

【技术保护点】
1.一种形成集成芯片的方法，包括：/n在半导体主体的正面的互连结构上方形成多个接合焊盘结构，其中所述多个接合焊盘结构分别包括钛接触层；/n图案化所述互连结构和所述半导体主体，以形成延伸进入所述半导体主体的沟槽；/n在所述沟槽内形成介电填充材料；/n在将所述半导体主体接合至载体衬底之前，蚀刻所述介电填充材料以暴露所述钛接触层；/n减薄所述半导体主体以沿所述半导体主体的背面暴露所述介电填充材料，并形成多个集成芯片管芯；以及/n去除所述介电填充材料以分离多个集成芯片管芯。/n

【技术特征摘要】
20191001 US 16/589,4971.一种形成集成芯片的方法，包括：
在半导体主体的正面的互连结构上方形成多个接合焊盘结构，其中所述多个接合焊盘结构分别包括钛接触层；
图案化所述互连结构和所述半导体主体，以形成延伸进入所述半导体主体的沟槽；
在所述沟槽内形成介电填充材料；
在将所述半导体主体接合至载体衬底之前，蚀刻所述介电填充材料以暴露所述钛接触层；
减薄所述半导体主体以沿所述半导体主体的背面暴露所述介电填充材料，并形成多个集成芯片管芯；以及
去除所述介电填充材料以分离多个集成芯片管芯。


2.根据权利要求1所述的方法，进一步包括：
在所述互连结构上方形成接合焊盘堆叠件；以及
根据第一掩模层图案化所述接合焊盘堆叠件，以形成所述多个接合焊盘结构，其中，所述第一掩模层包括金属氧化物。


3.根据权利要求2所述的方法，进一步包括：
在所述沟槽内和所述第一掩模层上方形成第二掩模层；
在所述第二掩模层上方形成所述介电填充材料；以及
蚀刻所述介电填充材料、所述第一掩模层和所述第二掩模层以暴露所述钛接触层。


4.根据权利要求3所述的方法，其中，减薄所述半导体主体进一步沿着所述半导体主体的所述背面暴露所述第二掩模层。


5.根据权利要求3所述的方法，其中，所述第一掩模层和所述第二掩模层包括相同材料。


6.根据权利要求3所述的方法，其中，所述第一掩模层和所述第二掩模层为氧化铝。


7.根据...

【专利技术属性】
技术研发人员：杨静茹，吴启明，蔡子中，张耀文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71