半导体装置及其制造方法制造方法及图纸

实施方式提供一种不易形成因树脂填充不足所导致的间隙的半导体装置及其制造方法。实施方式的半导体装置具有：衬底；第1半导体芯片，搭载在所述衬底面上，与所述衬底电连接；多个间隔件，在所述衬底面上，于所述第1半导体芯片的周围隔着空隙相互隔开，且隔着第1非导电性材设置；第2半导体芯片，隔着所述多个间隔件从所述第1半导体芯片相对于所述衬底面朝上方向隔开设置，且与所述衬底电连接；以及突出部，在所述空隙之一部分具有从所述衬底面上朝上方向突出的形状。方向突出的形状。方向突出的形状。

【技术实现步骤摘要】
半导体装置及其制造方法
[0001][相关申请][0002]本申请享有以日本专利申请2019-164909号(申请日：2019年9月10日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0003]本专利技术的实施方式涉及一种半导体装置及其制造方法。

技术介绍

[0004]将半导体芯片安装在衬底上之后，利用树脂将半导体芯片的周围模塑。如果因树脂填充不足而导致半导体封装体内存在间隙，那么有产生半导体封装体出现龟裂等不良之虞。

技术实现思路

[0005]实施方式提供一种不易形成因树脂填充不足所导致的间隙的半导体装置及其制造方法。
[0006]实施方式的半导体装置具有：衬底；第1半导体芯片，搭载在所述衬底面上，与所述衬底电连接；多个间隔件，在所述衬底面上，于所述第1半导体芯片的周围隔着空隙相互隔开，且隔着第1非导电性材设置；第2半导体芯片，隔着所述多个间隔件从所述第1半导体芯片相对于所述衬底面朝上方向隔开设置，且与所述衬底电连接；以及突出部，在所述空隙之一部分具有从所述衬底面上朝上方向突出的形状。
附图说明
[0007]图1是实施方式的半导体装置的俯视图。
[0008]图2是实施方式的半导体装置的组装图。
[0009]图3是实施方式的半导体装置的前视图。
[0010]图4是表示实施方式的将搭载着多个半导体芯片的衬底浸渍在液体树脂中时的树脂的浸入方向的图。
[0011]图5是表示实施方式的树脂的流向的图。
[0012]图6是用来说明实施方式的树脂从各箭头方向浸入时的前端面的移动状态的图。
[0013]图7是用来说明实施方式的树脂的各前端面的合流点的位置的图。
[0014]图8是用来说明实施方式的树脂的各前端面的合流点的位置的图。
[0015]图9是用来说明实施方式的树脂的各前端面的合流点的位置的图。
[0016]图10是用来说明实施方式的树脂的各前端面的合流点的位置的图。
[0017]图11是实施方式的变化例的由阻焊剂构成树脂阻力部的衬底的立体图。
[0018]图12是实施方式的变化例的由灌封树脂构成树脂阻力部的衬底的立体图。
具体实施方式
[0019]以下，参照附图说明实施方式。此外，附图是示意性的图，应注意各部件的厚度与宽度的关系、各个部件的厚度的比率等与实际情况不同，当然，附图相互之间也包含彼此的尺寸关系或比率不同的部分。
[0020](构成)
[0021]图1是本实施方式的半导体装置的俯视图。图2是半导体装置的组装图。图3是半导体装置的前视图。本实施方式的半导体装置1是在树脂内将多个半导体芯片堆积在衬底上，且具有与内部的各半导体芯片电连接的外部端子群的半导体封装体。
[0022]半导体装置1的衬底11是上表面11a具有长方形形状的BGA(Ball Grid Array，球栅阵列)封装体衬底。此处，衬底11为玻璃环氧化物制的插入物。衬底11经由衬底下表面11b的多个焊球11c而连接于未图示的电路衬底上的多个电极。
[0023]为了将各半导体芯片装入较薄的半导体封装体内，而对形成着半导体电路的半导体晶圆的背面进行研削。在经研削而变薄的半导体晶圆背面，贴附用来粘附在衬底11上的DAF(Die Attachment Film，晶粒附接膜)，半导体晶圆与作为粘附剂的DAF一起被切割，而以半导体芯片为单位被分割。
[0024]半导体芯片12被加热，通过DAF而固定在衬底11的上表面11a。在衬底11上堆积多个半导体芯片，但半导体芯片12配置在最下段，在该半导体芯片12的上方载置较大的半导体芯片。
[0025]将半导体封装体用于手机等时，封装体尺寸受到限制，尤其需要抑制高度。通常，在堆积多个半导体芯片的情况下，将较大的芯片搭载在下段且将较小的芯片搭载在上段的情况较多。然而，在插入物的配线等受到限制，或像NAND(Not AND，与非)存储器的控制器芯片那样芯片尺寸较小但接合线数量较多，在3个方向或4个方向的芯片的边上进行引线接合的情况下，将较小的半导体芯片搭载在最下段，将较大的存储器芯片设置在上段。
[0026]如图1所示，半导体芯片12的上表面12a的多个焊垫通过金等的引线接合，而经由多条接合线12b与设置在衬底11上表面的多个电极连接。如上所述，半导体芯片12搭载在衬底11上，且通过多条接合线12b与衬底11电连接。
[0027]为了在最下段的半导体芯片12的上方确保指定间隙，而将多个间隔部件设置在衬底11上。将作为间隔件的4个间隔芯片13A、13B、13C、13D搭载在设置着多条接合线12b的半导体芯片12周围的衬底11的上表面11a。以下，指全部4个或任意1个以上的间隔芯片时，称为间隔芯片13。此处，4个间隔芯片13是硅晶圆片，为相同尺寸，且具有相同的长方体形状。
[0028]如图1所示，将半导体芯片12配置在长方形衬底11的中央部，4个间隔芯片13配置在衬底11的4个角。间隔芯片13A与13B沿着衬底11的长边轴方向D1配置，间隔芯片13C与13D也沿着衬底11的长边轴方向D1配置。另外，间隔芯片13A与13C沿着衬底11的短边轴方向D2配置，间隔芯片13B与13D也沿着衬底11的短边轴方向D2配置。各间隔芯片13通过DAF等粘附剂而粘附并固定在衬底11上。
[0029]如图3所示，衬底11的上表面11a至半导体芯片12的上表面12a的高度h1低于各间隔芯片13的高度h2。
[0030]在间隔芯片13A与13C上，搭载着半导体芯片14A。同样地，在间隔芯片13B与13D上，搭载着半导体芯片14B。如图1所示，半导体芯片14A与14B具有长方形形状。半导体芯片14A
与14B通过DAF等粘附剂而粘附并固定在间隔芯片13A、13C与13B、13D上。
[0031]以半导体芯片14A的长边轴与衬底11的短边轴方向D2平行的方式，半导体芯片14A沿着衬底11的短边轴方向D2搭载在间隔芯片13A与13C上。同样地，以半导体芯片14B的长边轴与衬底11的短边轴方向D2平行的方式，半导体芯片14B沿着衬底11的短边轴方向D2搭载在间隔芯片13B与13D上。以各半导体芯片14A、14B的长边轴方向两端部的下表面由2个间隔芯片13的上表面支撑的方式，各半导体芯片14A、14B载置在2个间隔芯片13上，并通过粘附剂被固定。
[0032]此外，如上所述，半导体芯片12的高度h1低于各间隔芯片13的高度h2，所以各半导体芯片14A、14B的下表面未与半导体芯片12及多条接合线12b接触。换句话说，在各半导体芯片14A、14B的下表面与半导体芯片12的上表面12a之间形成有间隙。如上所述，多个间隔芯片13搭载在衬底11上的半导体芯片12的周围，半导体芯片14A、14B隔着设置在衬底11上的多个间隔芯片13与半导体芯片12隔开设置。
[0033]进而，在半导体芯片14A、14B上搭载着半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于具有：衬底；第1半导体芯片，搭载在所述衬底面上，与所述衬底电连接；多个间隔件，在所述衬底面上，于所述第1半导体芯片的周围隔着空隙相互隔开且隔着第1非导电性材设置；第2半导体芯片，隔着所述多个间隔件从所述第1半导体芯片相对于所述衬底面朝上方向隔开设置，且与所述衬底电连接；以及突出部，在所述空隙之一部分具有从所述衬底面上朝上方向突出的形状。2.根据权利要求1所述的半导体装置，其特征在于：还于所述衬底与所述第2半导体芯片之间具有树脂。3.根据权利要求2所述的半导体装置，其特征在于：具有第3半导体芯片，所述第3半导体芯片相对于所述衬底面，在第2半导体芯片的所述上方向隔着第2非导电性材设置且与所述衬底电连接。4.根据权利要求1至3中任一项所述的半导体装...

【专利技术属性】
技术研发人员：仓田稔，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：