非易失性芯片错误注入验证方法、装置、存储介质和终端制造方法及图纸

本发明专利技术公开了一种非易失性芯片错误注入验证方法、装置、存储介质和终端，通过预先编写错误类型，然后依次发送已经编写好的错误激励，对错误激励进行解析，在模拟模型执行相应操作时，根据错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，如果是，返回一个错误的值，反之，返回一个正确的值，达到错误注入的目的；其中，还可以根据错误激励重复执行擦或写操作，达到多次执行相应操作不成功的情况，使芯片的验证更加接近实际；本技术方案的错误注入机制，可定向、随机标记异常存储单元，实现验证算法的可靠性，具有操作性强、效率高、验证结果可信度高的特点。

【技术实现步骤摘要】
非易失性芯片错误注入验证方法、装置、存储介质和终端
本专利技术涉及非易失性芯片验证
，尤其涉及的是一种非易失性芯片错误注入验证方法、装置、存储介质和终端。
技术介绍
非易失性存储器具有掉电数据不丢失的特点，其采用三端（源极、漏极和栅极）器件作为存储单元，工作原理同场效应管相同，区别是场效应管为单栅极结构，而非易失性存储器为双栅极结构，多出的栅极为浮置栅极，位于栅极与硅衬底之间。浮置栅极中间的氮化物是可以存储电荷的电荷势阱，向电荷势阱充电的过程也就是写入数据的过程，称为编程操作，电荷势阱放电的过程，为数据擦除的过程。根据存储器容量的不同，一片非易失性存储器芯片内部制造了相应数量的浮栅管（存储单元），浮栅管按照阵列排布，内部通过选通字线、位线（可由地址总线来解析）来选中相应的存储单元。由于制造工艺上的差异，以及芯片自身老化导致芯片可靠性降低，在实际应用过程中，部分存储单元需要多次写入才能写入成功。因此，在芯片设计之初，设计者需要考虑极端情况（重复擦、写才能成功），设计合理的算法，才能保证非易失性存储器的正常使用。如图1所示，为页编程操作的算法流程图，用户发送页编程指令、开始编程地址、编程数据后，存储芯片启动编程算法，首先将SRAM（StaticRandom-AccessMemory，静态随机存取存储器）数据初始化为全1，在发送编程数据阶段存储编程数据到SRAM，通过读FLASH数据，然后和SRAM数据比较判断是否需要编程操作。若需要编程，每次写入一个字节，直到编程完，之后重读FLASH数据，然后和SRAM数据比较，并将编程成功位置的SRAM数据写回1（不需要编程），若SRAM数据全1，则说明已成功不需要重复编程，退出编程算法，否则，重复编程，并记录重复编程次数，若编程次数大于设定的阈值，则强制退出，说明此存储单元有可能已坏掉，否则重复编程。可见，存储单元的特性和编程算法的走向强相关，正常情况下，存储单元可一次编程成功，次数编程算法耗时最短，反之，随着存储单元的特性变差，需要更多的编程操作才可能成功，在存储单元彻底坏掉，无法编程成功的情况下，编程算法需要依然能够退出，否则认为芯片宕机。传统的编程算法验证方法，正常情况下，存储单元一次编程成功，异常情况下，通过构造读到错误FLASH数据达到判断不过的目的，实际上，编程已成功，此种方法脱离芯片实际情况。而构建读到错误FLASH数据的方法，一般为在模型读数据的地方设置宏（一段特定代码），使读到FLASH的数据随机，或其他不等于SRAM的数据，宏定义的作用范围有限，必须先启用宏，模型中的宏定义才会生效。而针对上述异常情况的验证，传统验证方法具有如下缺点：1.错误注入方法不符合芯片实际情况；2.错误注入方法不够灵活；3.错误注入代码、验证用例可重用性、移植性低，降低工作效率。因此，现有的技术还有待于改进和发展。
技术实现思路
本专利技术的目的在于提供一种非易失性芯片错误注入验证方法、装置、存储介质和终端，旨在解决现有的宏定义错误注入方式不符合芯片实际情况、使用不够灵活、可重用性、移植性低的问题。本专利技术的技术方案如下：一种非易失性芯片错误注入验证方法，其中，具体包括以下步骤：编写错误类型，得到错误激励包；根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；对错误激励进行解析；接收操作指令并将操作指令发送至模拟模型；在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。所述的非易失性芯片错误注入验证方法，其中，所述操作指令包括擦操作指令和写操作指令。所述的非易失性芯片错误注入验证方法，其中，所述错误激励包括编程错误注入使能、编程错误注入位置、编程通过次数阈值；和/或擦错误注入使能、擦错误注入位置、擦通过次数阈值。所述的非易失性芯片错误注入验证方法，其中，所述模拟模型根据操作指令对应的存储单元执行相应操作，具体过程为：所述待测设计根据操作指令对模拟模型的对应存储单元执行相应操作。一种非易失性芯片错误注入验证装置，其中，包括：错误编写模块，编写错误类型，得到错误激励包；错误激励发送模块，根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；操作指令接收发送模块，接收操作指令并将操作指令发送至模拟模型；错误注入模型，在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。所述的非易失性芯片错误注入验证装置，其中，还包括错误注入信息文件，错误激励发送模块将产生的错误激励数据写入错误注入信息文件，错误注入信息文件将错误激励依次发送至错误注入模型中。所述的非易失性芯片错误注入验证装置，其中，所述操作指令接收发送模块包括：操作指令接收模块，接收操作指令；操作指令发送模块，将操作指令发送至模拟模型。所述的非易失性芯片错误注入验证装置，其中，所述操作指令发送模块与模拟模型通过SPI总线实现连接。一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。本专利技术的有益效果：本专利技术通过提供一种非易失性芯片错误注入验证方法、装置、存储介质和终端，通过预先编写错误类型，然后依次发送已经编写好的错误激励，对错误激励进行解析，在模拟模型执行相应操作时，根据错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，如果是，返回一个错误的值，反之，返回一个正确的值，达到错误注入的目的；其中，还可以根据错误激励重复执行擦或写操作，达到多次执行相应操作不成功的情况，使芯片的验证更加接近实际；本技术方案的错误注入机制，可定向、随机标记异常存储单元，实现验证算法的可靠性，具有操作性强、效率高、验证结果可信度高的特点。附图说明图1是现有技术中页编程操作的算法流程图。图2是本专利技术中非易失性芯片错误注入验证方法的步骤流程图。图3是本专利技术中非易失性芯片错误注入验证装置的示意图。图4是本专利技术中终端的示意图。具体实施方式下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设本文档来自技高网...

【技术保护点】
1.一种非易失性芯片错误注入验证方法，其特征在于，具体包括以下步骤：/n编写错误类型，得到错误激励包；/n根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；/n对错误激励进行解析；/n接收操作指令并将操作指令发送至模拟模型；/n在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。/n

【技术特征摘要】
1.一种非易失性芯片错误注入验证方法，其特征在于，具体包括以下步骤：
编写错误类型，得到错误激励包；
根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；
对错误激励进行解析；
接收操作指令并将操作指令发送至模拟模型；
在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。


2.根据权利要求1所述的非易失性芯片错误注入验证方法，其特征在于，所述操作指令包括擦操作指令和写操作指令。


3.根据权利要求1所述的非易失性芯片错误注入验证方法，其特征在于，所述错误激励包括编程错误注入使能、编程错误注入位置、编程通过次数阈值；和/或擦错误注入使能、擦错误注入位置、擦通过次数阈值。


4.根据权利要求1所述的非易失性芯片错误注入验证方法，其特征在于，所述模拟模型根据操作指令对应的存储单元执行相应操作，具体过程为：所述待测设计根据操作指令对模拟模型的对应存储单元执行相应操作。


5.一种非易失性芯片错误注入验证装置，其特征在于，包括：
错误编写模块，编写错误类型，得到错误激励包；
错误激励发送模块，根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟...

【专利技术属性】
技术研发人员：陈胜源，张新展，朱雨萌，张宇，
申请(专利权)人：深圳市芯天下技术有限公司，
类型：发明
国别省市：广东;44